快闪存储器及其形成方法技术

一种快闪存储器及其形成方法，其中所述快闪存储器包括：基底；所述基底上由下至上依次设置的隧道介质层、浮置栅极、栅间介质层和控制栅极；所述隧道介质层包括凸起，所述浮置栅极覆盖所述凸起的上表面和侧壁。本发明专利技术提供的快闪存储器具有很高的电容耦合率。

【技术实现步骤摘要】

本专利技术涉及半导体领域，特别涉及到一种快闪存储器及其形成方法。
技术介绍
快闪存储器（Flash Cell）由于具有存入的数据在断电后不会消失、存取速度快，以及可进行多次数据的存入、读取、擦除等优点，使其成为计算机和电子设备广泛应用的一种内存元件，并已成为目前最主要的非挥发性存储产品。快闪存储器一般具有堆栈式栅极结构，包括隧道介质层、用于存储电荷的浮置栅极（Floating Gate）、栅间介质层和用于控制数据存取的控制栅极（Control Gate）。现有技术中，快闪存储器的形成方法包括：参考图1，提供基底1，在所述基底1上由下至上依次形成介质材料层2和浮置栅极材料层3；参考图2，在所述浮置栅极材料层3上形成图形化的掩膜层4，所述图形化的掩膜层4定义浮置栅极的位置；参考图3，以所述图形化的掩膜层4为掩膜，刻蚀所述浮置栅极材料层3和所述介质材料层2，刻蚀至所述介质材料层2的下表面，分别形成浮置栅极3’和隧道介质层2’（Channel Oxide），并去除所述图形化的掩膜层4；参考图4，在所述浮置栅极3’和所述基底1上形成栅间介质层5，并在所述栅间介质层5上形成控制栅极6。形成所述栅间介质层5和所述控制栅极6后，在所述基底1上形成源极和漏极（未示出）。编程操作时，在漏极上加第一电压，并在所述控制栅极6上施加大于所述第一电压的电压，所述控制栅极6上的电压耦合至所述浮置栅极3’，使漏极中的电子在所述控制栅极6上的电压的驱动下，穿过所述隧道介质层2’进入所述浮置栅极3’中；擦除操作时，在源极上施加第二电压，所述第二电压大于所述控制栅极6上的电压，所述浮置栅极3’中的电子在所述第二电压的驱动下，穿过所述隧道介质层2’进入源极中。上述控制栅极6上的电压耦合至所述浮置栅极3’的参数称之为电容耦合率Cp，其中电容耦合率Cp=Ccf/(Ccf+Cfs)，其中Ccf为控制栅极6与浮置栅极3’之间的电容，Cfs为浮置栅极3’与基底1之间的电容。Cfs不变时，控制栅极6和浮置栅极3’之间的正对面积越大，Ccf就越大，进而使电容耦合率Cp越大。电容耦合率Cp越大，控制栅极6上的电压耦合至所述浮置栅极3’的能力就越强，编程操作时，需施加在控制栅极6上的电压将降低，进而使快闪存储器的编程操作速度和效率大大提升。同理，在擦除操作时，需施加在源极上的第二电压也将降低，可以避免过度擦除（过度擦除指：除了先前进入浮置栅极3’的电子被吸出外，还将原本属于浮置栅极3’的电子也吸出，在浮置栅极3’中形成孔洞）的问题，还可以提高擦除操作的速度和效率。然而，随着集成电路的集成度不断提高、器件尺寸的不断缩小，所述浮置栅极3’的尺寸已经降至次微米以下，使控制栅极6和浮置栅极3’之间的正对面积减小，进而导致电容耦合率太小，严重影响了所述快闪存储器的性能。
技术实现思路
本专利技术解决的问题是现有技术中，快闪存储器的电容耦合率太小。为解决上述问题，本专利技术提供一种快闪存储器的形成方法，包括：提供基底；在所述基底上形成隧道介质层，所述隧道介质层包括凸起，所述凸起定义浮置栅极的位置；在所述隧道介质层上由下至上形成浮置栅极、栅间介质层和控制栅极，所述浮置栅极覆盖所述凸起的上表面和侧壁。可选的，所述隧道介质层的形成方法包括：在所述基底上形成第一介质材料层；图形化所述第一介质材料层，图形化的第一介质材料层定义凸起的位置；在所述基底和图形化的第一介质材料层上采用淀积法或热氧化法形成第二介质材料层；图形化的第一介质材料层和第二介质材料层构成隧道介质层。可选的，所述隧道介质层的形成方法包括：在所述基底上形成介质材料层；在所述介质材料层上形成图形化的掩膜层，所述图形化的掩膜层定义凸起的位置；以所述图形化的掩膜层为掩膜，刻蚀部分厚度的所述介质材料层，形成隧道介质层。可选的，所述隧道介质层的形成方法包括：在所述基底上形成第一介质材料层；在所述第一介质材料层上形成具有窗口的掩膜层，所述窗口定义凸起的位置；以所述掩膜层为掩膜，在所述窗口内填充第二介质材料层，所述第二介质材料层为所述凸起；所述第一介质材料层和所述第二介质材料层构成所述隧道介质层。可选的，在所述隧道介质层上由下至上形成浮置栅极、栅间介质层和控制栅极的方法包括：在所述隧道介质层上由下至上依次形成浮置栅极材料层、栅间介质材料层和控制栅极材料层；在所述控制栅极材料层上形成图形化的掩膜层，所述图形化的掩膜层定义浮置栅极的位置；以所述图形化的掩膜层为掩膜，刻蚀所述浮置栅极材料层、栅间介质材料层和控制栅极材料层，刻蚀至所述隧道介质层上表面，形成浮置栅极、栅间介质层和控制栅极。可选的，在所述隧道介质层上由下至上形成浮置栅极、栅间介质层和控制栅极的方法包括：在所述隧道介质层上形成浮置栅极材料层；在所述浮置栅极材料层上形成图形化的掩膜层，所述图形化的掩膜层定义浮置栅极的位置；以所述图形化的掩膜层为掩膜，刻蚀所述浮置栅极材料层，形成浮置栅极；在所述浮置栅极上表面和侧壁，以及所述隧道介质层上表面形成栅间介质层和控制栅极。可选的，所述隧道介质层的材料为无定形碳氮、多晶硼氮、氟硅玻璃、多孔SiOCH和多孔金刚石中的一种或几种。可选的，所述栅间介质层的材料为SiO2，Si3N4，HfSiON、HfO2、HfSiO、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2和LaAlO中的一种或几种。可选的，所述栅间介质层为三层结构，其中中间层的材料为氮化硅，其他两层的材料为氧化硅。可选的，所述浮置栅极的材料为多晶硅；所述控制栅极的材料为多晶硅。可选的，还包括：在所述基底上形成隧道介质层之前，在所述基底上形成源极和漏极；或者，在形成所述栅间介质层和控制栅极之后，在所述基底上形成源极和漏极。本专利技术还提供一种快闪存储器，包括：基底；所述基底上由下至上依次设置的隧道介质层、浮置栅极、栅间介质层和控制栅极；所述隧道介质层包括凸起，所述浮置栅极覆盖所述凸起的上表面和侧壁。可选的，所述栅间介质层和控制栅极位于所述浮置栅极的上表面；或者，所述栅间介质层和控制栅极位于所述浮置栅极的上表面和侧壁，以及所述隧道介质层的上表面。可选的，所述隧道介质层的材料为无定形碳氮、多晶硼氮、氟硅玻璃、多孔SiOCH和多孔金刚石中的一种或几种。可选的，所述栅间介质层的材料为SiO2，Si3N4，HfSiON、HfO2、HfSiO、本文档来自技高网...

【技术保护点】
一种快闪存储器的形成方法，其特征在于，包括：提供基底；在所述基底上形成隧道介质层，所述隧道介质层包括凸起，所述凸起定义浮置栅极的位置；在所述隧道介质层上由下至上依次形成浮置栅极、栅间介质层和控制栅极，所述浮置栅极覆盖所述凸起的上表面和侧壁。

【技术特征摘要】
1.一种快闪存储器的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成隧道介质层，所述隧道介质层包括凸起，所述凸起定
义浮置栅极的位置；
在所述隧道介质层上由下至上依次形成浮置栅极、栅间介质层和控制栅
极，所述浮置栅极覆盖所述凸起的上表面和侧壁。
2.如权利要求1所述的快闪存储器的形成方法，其特征在于，所述隧道介质
层的形成方法包括：
在所述基底上形成第一介质材料层；
图形化所述第一介质材料层，图形化的第一介质材料层定义凸起的位置；
在所述基底和图形化的第一介质材料层上采用淀积法或热氧化法形成第
二介质材料层；
图形化的第一介质材料层和第二介质材料层构成隧道介质层。
3.如权利要求1所述的快闪存储器的形成方法，其特征在于，所述隧道介质
层的形成方法包括：
在所述基底上形成介质材料层；
在所述介质材料层上形成图形化的掩膜层，所述图形化的掩膜层定义凸
起的位置；
以所述图形化的掩膜层为掩膜，刻蚀部分厚度的所述介质材料层，形成
隧道介质层。
4.如权利要求1所述的快闪存储器的形成方法，其特征在于，所述隧道介质
层的形成方法包括：
在所述基底上形成第一介质材料层；
在所述第一介质材料层上形成具有窗口的掩膜层，所述窗口定义凸起的
位置；
以所述掩膜层为掩膜，在所述窗口内填充第二介质材料层，所述第二介

\t质材料层为所述凸起；
所述第一介质材料层和所述第二介质材料层构成所述隧道介质层。
5.如权利要求1所述的快闪存储器的形成方法，其特征在于，在所述隧道介
质层上由下至上依次形成浮置栅极、栅间介质层和控制栅极的方法包括：
在所述隧道介质层上由下至上依次形成浮置栅极材料层、栅间介质材料
层和控制栅极材料层；
在所述控制栅极材料层上形成图形化的掩膜层，所述图形化的掩膜层定
义浮置栅极的位置；
以所述图形化的掩膜层为掩膜，刻蚀所述浮置栅极材料层、栅间介质材
料层和控制栅极材料层，刻蚀至所述隧道介质层上表面，形成浮置栅极、栅
间介质层和控制栅极。
6.如权利要求1所述的快闪存储器的形成方法，其特征在于，在所述隧道介
质层上由下至上依次形成浮置栅极、栅间介质层和控制栅极的方法包括：
在所述隧道介质层上形成浮置栅极材料层；
在所述浮置栅极材料层上形成图形化的掩膜层，所述图形化的掩膜层定
义浮置栅极的位置；
以所述图形化的掩膜层为掩膜，刻蚀所述浮置栅极材料...

【专利技术属性】
技术研发人员：孙光宇，宋化龙，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31