绿色开关电源芯片的自适应驱动电路制造技术

本发明专利技术提供一种绿色开关电源芯片的自适应驱动电路，涉及电子电路技术领域。该电路包括：延时器电路、驱动偏置电路、检测电路、钳位电路以及驱动电流电路；检测电路的输出端与延时器电路的输入端连接，延时器电路通过检测检测电路的输出端的信号为高电平的时间来检测驱动负载的大小；与延时器电路的输出端连接的偏置电压电路，偏置电压电路用于根据驱动负载的大小为驱动电流电路提供不同的偏置电压；与驱动电流电路连接的钳位电路，钳位电路用于限制驱动电流电路输出端电压的最大值；驱动电流电路用于根据不同的偏置电压，调节驱动电流电路输出端电流的大小。该电路根据驱动负载大小调整驱动电流，缩小各种负载下驱动延时的差异，实现高转换效率。

【技术实现步骤摘要】
绿色开关电源芯片的自适应驱动电路
本专利技术涉及电子电路
，特别涉及一种绿色开关电源芯片的自适应驱动电路。
技术介绍
对于MOS管(金属-氧化物-半导体场效应晶体管)和BJT管(双极结型晶体管)，由于工作原理的不同，MOS管为电压控制型，BJT管为电流控制型。因此，一般情况下在开关电源电路中，控制芯片的驱动方式针对功率开关管的类型(MOS管或BJT管)会有不同的设计。但是电流模式的驱动方式可以兼容驱动两种开关管，因此优势很大。由于MOS开关管的类型很多，因此其栅电容的大小也差异巨大。对于传统的电流模式驱动电路中，其驱动电流被设计成固定值，那么在驱动不同类型的开关管时，受负载差异的影响，系统延时往往会有很大的差异。
技术实现思路
本专利技术的目的在于提供一种绿色开关电源芯片的自适应驱动电路，缩小了不同负载下电流模式的驱动方式带来的系统延时的差异。为了达到上述目的，本专利技术提供一种绿色开关电源芯片的自适应驱动电路，包括：延时器电路、驱动偏置电路、检测电路、钳位电路以及驱动电流电路；所述检测电路的输出端与所述延时器电路的输入端连接，所述延时器电路通过检测所述检测电路的输出端的信号为高电平的时间来检测驱动负载的大小；所述延时器电路的输出端连接驱动偏置电路，所述驱动偏置电路用于根据所述驱动负载的大小为所述驱动电流电路提供不同的偏置电压；所述驱动电流电路连接钳位电路，所述钳位电路用于限制驱动电流电路输出端电压的最大值；所述驱动电流电路用于根据所述不同的偏置电压，调节所述驱动电流电路输出端电流的大小；所述检测电路与所述钳位电路和所述驱动电流电路连接，所述检测电路用于检测所述驱动电流电路输出端的电压值，并传输至所述延时器电路。其中，所述驱动偏置电路包括：第一反相器、电流源、第一开关管、第二开关管、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管和第八PMOS管；其中，所述延时器电路的输出端一方面与所述第一反相器的输入端连接，另一方面与所述第一开关管的栅极连接，所述第一反相器的输出端与所述第二开关管的栅极连接；所述第一开关管的一端与所述第二PMOS管的栅极和漏极连接后与所述电流源的正极连接，所述电流源的负极接地，所述第二PMOS管的源极与所述第一PMOS管的漏极和栅极连接，所述第一PMOS管的源极与一电源电压连接；所述第二PMOS管的栅极一方面与所述第六PMOS管的栅极连接，另一方面与所述第八PMOS管的栅极连接；所述第一开关管的另一端分别与所述第二开关管的漏极和所述第四PMOS管的栅极连接，所述第二开关管的源极与所述电源电压连接，所述第四PMOS管的源极与所述第三PMOS管的漏极连接，所述第三PMOS管的源极与所述电源电压VDD连接，所述第三PMOS管的栅极与所述第一PMOS管的栅极连接；所述第六PMOS管的源极与所述第五PMOS管的漏极连接，所述第五PMOS管的源极与所述电源电压连接，所述第五PMOS管的栅极与所述第一PMOS管的栅极连接；所述第八PMOS管的源极与所述第七PMOS管的漏极连接，所述第七PMOS管的源极与所述电源电压连接，所述第七PMOS管的栅极与所述第一PMOS管的栅极连接；所述第四PMOS管的漏极与所述第六PMOS管的漏极连接后与所述第一NMOS管短接的栅极和漏极连接并输出第一偏置电压，所述第一NMOS管的源极接地；所述第八PMOS管的漏极与所述第二NMOS管短接的栅极和漏极连接并输出第二偏置电压，所述第二NMOS管的源极接地。其中，所述驱动电流电路包括：第二反相器、第一电阻、第一二极管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管和第九NMOS管；其中，一开关调制信号一方面与所述第二反相器的输入端连接，另一方面与所述第七NMOS管的栅极连接；所述第二反相器的输出端一方面与所述第三NMOS管的栅极连接，另一方面与所述第九NMOS管的栅极连接，所述第三NMOS管的漏极一方面与所述第九PMOS管的栅极和漏极连接，另一方面串联第一电阻后与所述电源电压连接；所述第九PMOS管的源极、所述第十PMOS管的源极、所述第十一PMOS管源极和所述第十二PMOS管的源极均与所述电源电压连接，所述第九PMOS管的栅极和所述第十PMOS管的栅极连接，所述第十PMOS管的漏极与所述第十一PMOS管短接的栅极和漏极连接，所述第十一PMOS管的栅极和所述第十二PMOS管的栅极连接；所述第三NMOS管的源极与所述第四NMOS管的漏极连接，所述第四NMOS管的栅极与所述第一偏置电压连接，所述第四NMOS管的源极接地；所述第十PMOS管的漏极分别与所述第五NMOS管的漏极和所述第七NMOS管的漏极连接，所述第五NMOS管的源极与所述第六NMOS管的漏极连接，所述第六NMOS管的栅极与所述第一偏置电压连接，所述第六NMOS管的源极接地；所述第七NMOS管的源极与所述第八NMOS管的漏极连接，所述第八NMOS管的栅极与所述第二偏置电压连接，所述第八NMOS管的源极接地；所述第五NMOS管的栅极与所述检测电路的输出端连接；所述第十二PMOS管的漏极与所述第一二极管的阳极连接，所述第一二极管的阴极与所述钳位电路连接并输出电压，所述第九NMOS管的漏极与所述钳位电路连接，所述第九NMOS管的源极接地。其中，所述钳位电路包括：第二电阻、第二二级管、第三二极管、第十NMOS管；其中，所述第二电阻的一端所述第一二极管的阴极连接并输出所述电压，所述第二电阻的另一端分别与所述第九NMOS管的漏极和所述第二二级管的阴极连接，所述第二二级管的阳极与所述第三二极管的阴极连接，所述第三二极管的阳极与所述第十NMOS管的栅极和漏极连接后与所述检测电路的输入端连接，所述第十NMOS管的源极接地。进一步的，所述第二二级管和所述第三二极管为齐纳二级管。本专利技术的上述技术方案至少具有如下有益效果：本专利技术实施例的绿色开关电源芯片的自适应驱动电路中，通过延时器电路检测出驱动负载的大小自动调节驱动电流电路的偏置电压的大小，从而控制该驱动电流电路的输出电流的大小，达到减小不同开关管带来的系统延时误差的目的，从而实现高转换效率。附图说明图1表示本专利技术实施例的绿色开关电源芯片的自适应驱动电路的驱动偏置电路的电路组成示意图；图2表示本专利技术实施例的绿色开关电源芯片的自适应驱动电路的驱动电流电路及钳位电路的电路组成示意图。具体实施方式为使本专利技术要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。本专利技术针对现有技术的电流模式驱动电路中，驱动电流为固定值时，对于不同类型的开关管受负载差异的影响，系统延迟差异较大的问题，提供一种绿色开关电源芯片的自适应驱动电路，通过延时器电路检测出驱动负载的大小自动调节驱动电流电路的偏置电压的大小，从而控制该驱动电流电路的输出电流的大小，达到减小不同开关管带来的系统延时误差的目的，从而实现高转换效率。如图1、图2所示，本专利技术实施例提供一种绿色开关电源芯片的自适应驱动电路，包括：延时器电路103、驱动偏置电路101、本文档来自技高网...

【技术保护点】
一种绿色开关电源芯片的自适应驱动电路，其特征在于，包括：延时器电路、驱动偏置电路、检测电路、钳位电路以及驱动电流电路；所述检测电路的输出端与所述延时器电路的输入端连接，所述延时器电路通过检测所述检测电路的输出端的信号为高电平的时间来检测驱动负载的大小；与所述延时器电路的输出端连接的偏置电压电路，所述偏置电压电路用于根据所述驱动负载的大小为所述驱动电流电路提供不同的偏置电压；与所述驱动电流电路连接的钳位电路，所述钳位电路用于限制驱动电流电路输出端电压的最大值；所述驱动电流电路用于根据所述不同的偏置电压，调节所述驱动电流电路输出端电流的大小；所述检测电路与所述钳位电路和所述驱动电流电路连接，所述检测电路用于检测所述驱动电流电路输出端的电压值，并传输至所述延时器电路。

【技术特征摘要】
1.一种绿色开关电源芯片的自适应驱动电路，其特征在于，包括：延时器电路、驱动偏置电路、检测电路、钳位电路以及驱动电流电路；所述检测电路的输出端与所述延时器电路的输入端连接，所述延时器电路通过检测所述检测电路的输出端的信号为高电平的时间来检测驱动负载的大小；所述延时器电路的输出端连接驱动偏置电路，所述驱动偏置电路用于根据所述驱动负载的大小为所述驱动电流电路提供不同的偏置电压；所述驱动电流电路连接钳位电路，所述钳位电路用于限制驱动电流电路输出端电压的最大值；所述驱动电流电路用于根据所述不同的偏置电压，调节所述驱动电流电路输出端电流的大小；所述检测电路与所述钳位电路和所述驱动电流电路连接，所述检测电路用于检测所述驱动电流电路输出端的电压值，并传输至所述延时器电路。2.根据权利要求1所述的自适应驱动电路，其特征在于，所述驱动偏置电路包括：第一反相器(104)、电流源(I)、第一开关管(M11)、第二开关管(M12)、第一NMOS管(M1)、第二NMOS管(M2)、第一PMOS管(M3)、第二PMOS管(M4)、第三PMOS管(M5)、第四PMOS管(M6)、第五PMOS管(M7)、第六PMOS管(M8)、第七PMOS管(M9)和第八PMOS管(M10)；其中，所述延时器电路的输出端一方面与所述第一反相器(104)的输入端连接，另一方面与所述第一开关管(M11)的栅极连接，所述第一反相器(104)的输出端与所述第二开关管(M12)的栅极连接；所述第一开关管(M11)的一端与所述第二PMOS管(M4)的栅极和漏极连接后与所述电流源(I)的正极连接，所述电流源(I)的负极接地，所述第二PMOS管(M4)的源极与所述第一PMOS管(M3)的漏极和栅极连接，所述第一PMOS管(M3)的源极与一电源电压(VDD)连接；所述第二PMOS管(M4)的栅极一方面与所述第六PMOS管(M8)的栅极连接，另一方面与所述第八PMOS管(M10)的栅极连接；所述第一开关管(M11)的另一端分别与所述第二开关管(M12)的漏极和所述第四PMOS管(M6)的栅极连接，所述第二开关管(M12)的源极与所述电源电压(VDD)连接，所述第四PMOS管(M6)的源极与所述第三PMOS管(M5)的漏极连接，所述第三PMOS管(M5)的源极与所述电源电压(VDD)连接，所述第三PMOS管(M5)的栅极与所述第一PMOS管(M3)的栅极连接；所述第六PMOS管(M8)的源极与所述第五PMOS管(M7)的漏极连接，所述第五PMOS管(M7)的源极与所述电源电压(VDD)连接，所述第五PMOS管(M7)的栅极与所述第一PMOS管(M3)的栅极连接；所述第八PMOS管(M10)的源极与所述第七PMOS管(M9)的漏极连接，所述第七PMOS管(M9)的源极与所述电源电压(VDD)连接，所述第七PMOS管(M9)的栅极与所述第一PMOS管(M3)的栅极连接；所述第四PMOS管(M6)的漏极与所述第六PMOS管(M8)的漏极连接后与所述第一NMOS管(M1)短接的栅极和漏极连接并输出第一偏置电压(Vnb1)，所述第一NMOS管(M1)的源极接地；所述第八PMOS管(M10)的漏极与所述第二NMOS管(M2)短接的栅极和漏极连接并输出第二偏置电压(Vnb2)，所述第二NMOS管(M2)的源极接地。3.根据权利要求2所述的自适应驱动电路，其特征在于，所述驱动电流电路包括：第二反相...

【专利技术属性】
技术研发人员：吴强，朱樟明，刘帘曦，杨银堂，高红，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61