半导体装置、驱动电路及显示装置制造方法及图纸

本发明专利技术提供一种通过栅极驱动器电路的设计实现窄边框化的半导体装置。显示装置的栅极驱动器包括移位寄存器单元、解复用器电路以及n个信号线。通过使移位寄存器单元的每一级与传输时钟信号的n个信号线连接，能够输出（n-3）个输出信号，n越大，传输无助于输出的时钟信号的信号线的比例越小，所以与移位寄存器单元的每一级输出1个输出信号的现有的结构相比，移位寄存器单元部分的占有面积变小，由此能够实现栅极驱动器电路的窄边框化。

【技术实现步骤摘要】

本专利技术涉及一种物体、方法或者制造方法。另外，本专利技术涉及一种工序（process）、机器（machine）、产品（manufacture）。尤其是，本专利技术涉及一种半导体装置、显示装置、发光装置、蓄电装置、上述装置的驱动方法或它们的制造方法。尤其是，本专利技术例如涉及一种具有晶体管的半导体装置及其制造方法。
技术介绍
在以液晶显示装置或发光显示装置为代表的平板显示器中，作为实现显示装置的小型化、轻量化、窄边框化的方法，已知有将栅极驱动器与像素部一同制造在相同的衬底上的方法。为了进一步实现窄边框化，需要缩小栅极驱动器。作为栅极驱动器的主要电路之一可以举出移位寄存器。[专利文献1] 日本专利申请公开2002-49333号公报。通过缩小作为栅极驱动器的主要电路的移位寄存器的宽度，缩小栅极驱动器电路整体的宽度，这是效果好的窄边框化的方法。
技术实现思路
在此，本专利技术的一个方式的目的之一是提供一种缩小栅极驱动器电路的移位寄存器单元部分的宽度方向的栅极驱动器电路。另外，本专利技术的一个方式的目的之一是提供一种在不延长栅极驱动器电路的信号线的延迟时间的情况下实现栅极驱动器电路的宽度方向的缩小的半导体装置。此外，本专利技术的一个方式的目的之一是提供一种通过栅极驱动器电路的设计实现窄边框化的半导体装置。注意，这些目的并不妨碍其他目的的存在。此外，本专利技术的一个方式并不需要实现上述所有目的。另外，从说明书、附图、权利要求书等的记载看来这些目的以外的目的是显而易见的，而可以从说明书、附图、权利要求书等的记载中抽出这些目的以外的目的。本专利技术的一个方式是一种驱动电路，包括：移位寄存器单元；与移位寄存器单元电连接的解复用器电路；以及n个（n是4以上的自然数）信号线，其中，移位寄存器单元与n个信号线中的1个以上电连接，并且，解复用器电路与n个信号线中的1个以上且（n-3）个以下电连接。此外，本专利技术的其他方式是一种驱动电路，包括：m个（m是3以上的自然数）移位寄存器单元；与m个移位寄存器单元的每一个电连接的m个解复用器电路；以及n个（n是4以上的自然数）信号线，其中，m个移位寄存器单元的每一个与n个信号线中的1个以上电连接，m个解复用器电路的每一个与n个信号线中的1个以上且（n-3）个以下电连接，对m个移位寄存器单元之一输入m个移位寄存器单元之一的与前级的移位寄存器单元电连接的解复用器电路的输出之一，并且，对m个移位寄存器单元之一输入m个移位寄存器单元之一的与后级的移位寄存器单元电连接的解复用器电路的输出之一。此外，本专利技术的其他方式是一种驱动电路，包括：移位寄存器单元；解复用器电路；以及n个（n是4以上的自然数）信号线，其中，移位寄存器单元包括置位信号线及第一晶体管至第六晶体管，第一晶体管的源极和漏极中的一个与高电源电位线电连接，源极和漏极中的另一个与第二晶体管的源极和漏极中的一个及解复用器电路电连接，栅极与置位信号线电连接，第二晶体管的源极和漏极中的另一个与低电源电位线电连接，栅极与解复用器电路、第四晶体管的源极和漏极中的一个、第五晶体管的源极和漏极中的一个及第六晶体管的源极和漏极中的一个电连接，第三晶体管的源极和漏极中的一个与高电源电位线电连接，源极和漏极中的另一个与第四晶体管的源极和漏极中的另一个电连接，栅极与n个信号线之一电连接，第四晶体管的栅极与n个信号线之另一个电连接，第五晶体管的源极和漏极中的另一个与低电源电位线电连接，栅极与置位信号线电连接，第六晶体管的源极和漏极中的另一个与高电源电位线电连接，栅极与复位信号线电连接，解复用器电路具有a个（a是1以上且（n-3）以下的自然数）缓冲器，a个缓冲器的每一个与第一晶体管的源极和漏极中的另一个及第二晶体管的栅极电连接，a个缓冲器的每一个分别与不同的n个信号线之一电连接，并且，a个缓冲器的每一个包括输出端子。根据本专利技术的一个方式可以制造一种实现了窄边框化的半导体装置。附图说明图1A及图1B是说明半导体装置的一个方式的方框图及电路图；图2是说明半导体装置的一个方式的截面图；图3A至图3E是说明半导体装置的制造方法的一个方式的截面图；图4A至图4D是说明半导体装置的制造方法的一个方式的截面图；图5是说明半导体装置的一个方式的截面图；图6是说明半导体装置的一个方式的截面图；图7A至图7C是说明使用本专利技术的一个方式的半导体装置的电子设备的图；图8A至图8C是说明使用本专利技术的一个方式的半导体装置的电子设备的图；图9是说明栅极驱动器电路的整体的图；图10A及图10B是说明移位寄存器单元的图；图11A及图11B是说明伪级的移位寄存器单元的图；图12A及图12B是说明解复用器(demultiplexer)的图；图13A及图13B是说明解复用器的图；图14是说明缓冲器的图；图15A及图15B是说明其他移位寄存器单元的图；图16A及图16B是说明其他伪级的移位寄存器单元的图；图17A及图17B是说明其他缓冲器的图；图18A及图18B是说明窄边框化的图；图19是移位寄存器单元的时序图。具体实施方式下面，参照附图对本专利技术的实施方式进行详细说明。但是，本专利技术不局限于以下说明，而所属
的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本专利技术的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本专利技术不应该被解释为仅限定在下面的实施方式所记载的内容中。另外，在下面所说明的实施方式中，在不同的附图中使用相同的附图标记或相同的阴影线来表示相同部分或具有相同功能的部分，而省略反复说明。注意，在本说明书所说明的每一个附图中，有时为了明确起见，夸大地表示各构成要素的大小、膜厚度、区域。因此，本专利技术并不局限于附图中的尺寸。另外，在本说明书中使用的“第一”、“第二”、“第三”等的用语是为了方便识别构成要素而附加的，而不是为了在数目方面上进行限定。因此，例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。另外，“源极”及“漏极”的功能在电路工作中的电流方向变化时，有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。另外，电压是指两个点之间的电位差，电位是指某一点的静电场中的单位电荷具有的静电能（电位能量）。但是，一般来说，将某一点的电位与标准的电位（例如接地电位）之间的电位差简单地称为电位或电压，通常，电位和电压是同义词。因此，在本说明书中，除了特别指定的情况以外，既可将“电位”称为“电压”，又可将“电压”称为“电位”。在本说明书中，当在进行光刻工序之后进行蚀刻工序时，有时省略在蚀刻工序之后去除在光刻工序中所形成的掩模的记载。实施方式1在本实施方式中，参照附图对本专利技术的一个方式的半导体装置的结构及其制造方法进行说明。在图1A中作为半导体装置的一个例子示出液晶显示装置。图1A所示的液晶显示装置包括：像素部101；栅极驱动器104；源极驱动器106；各个平本文档来自技高网...

【技术保护点】
一种驱动电路，包括：移位寄存器单元；与所述移位寄存器单元电连接的解复用器电路；以及n个信号线，其中，n是4以上的自然数，所述移位寄存器单元及所述解复用器电路每一个都包括含硅的半导体元件，所述移位寄存器单元与1个至（n－1）个信号线电连接，并且，所述解复用器电路与1个至（n‑3）个信号线电连接。

【技术特征摘要】
2013.07.10 JP 2013-1442761.一种驱动电路，包括：
移位寄存器单元；
与所述移位寄存器单元电连接的解复用器电路；以及
n个信号线，
其中，n是4以上的自然数，
所述移位寄存器单元及所述解复用器电路每一个都包括含硅的半导体元件，
所述移位寄存器单元与1个至（n－1）个信号线电连接，
并且，所述解复用器电路与1个至（n-3）个信号线电连接。
2.根据权利要求1所述的驱动电路，
其中所述硅是结晶硅。
3.一种包括根据权利要求1所述的驱动电路的显示装置。
4.一种包括根据权利要求3所述的显示装置的电子设备。
5.一种驱动电路，包括：
m个移位寄存器单元；
与所述m个移位寄存器单元电连接的m个解复用器电路；以及
n个信号线，
其中，m是3以上的自然数，
n是4以上的自然数，
在所述m个移位寄存器单元和所述m个解复用器电路中的至少一个中包括含硅的半导体元件，
所述m个移位寄存器单元的每一个与1个至（n－1）个信号线电连接，
所述m个解复用器电路的每一个与1个至（n－3）个信号线电连接，
第（m－2）解复用器电路的输出之一输入到第（m－1）移位寄存器单元，
并且，第m解复用器电路的输出之一输入到第（m－1）移位寄存器单元。
6.根据权利要求5所述的驱动电路，
其中所述硅是结晶硅。
7.一种包括根据权利要求5所述的驱动电路的显示装置。
8.一种包括根据权利要求7所述的显示装置的电子设备。
9.一种驱动电路，包括：
移位寄存器单元，包括：
置位信号线；
第一晶体管；
第二晶体管；
第三晶体管；
第四晶体管；
第五晶体管；以及

【专利技术属性】
技术研发人员：三宅博之，丰高耕平，山崎舜平，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：日本;JP