串叠开关装置制造方法及图纸

本发明专利技术公开了一种串叠开关装置，包含：高压晶体管及低压晶体管。高压晶体管包含第一漏极、第一源极以及第一栅极。低压晶体管包含第二漏极、第二源极以及第二栅极。低压晶体管与高压晶体管相串叠。串叠开关装置在第二源极以及第二漏极间的第二漏源极电容值、第二栅极以及第二漏极间的栅漏极电容值以及第一栅极及第一源极间的栅源极电容值的等效电容，相对第一源极及第一漏极间的第一漏源极电容值间的第一比值，由高压晶体管的漏极电压与低压晶体管的击穿电压间的第二比值决定，以提供低压晶体管电压保护机制。

【技术实现步骤摘要】

本专利技术涉及一种电路技术，且特别涉及一种串叠开关装置。
技术介绍
在电源管理应用中，常开装置经常用来和常闭装置相串叠，以产生加强型(enhancement mode)的串叠开关装置。然而，串叠开关装置的效能及耐用度受限于其包含的低电压装置的特性。举例来说，串叠开关装置的耐用度可能受限于低电压装置的击穿电压。为了使这样的串叠开关装置适合在偶尔会出现高突波电压的电源管理系统中运作，串叠开关装置必需提供低电压装置一个电压保护的机制。因此，如何设计一个新的串叠开关装置，以解决上述的问题，乃为此一业界亟待解决的问题。
技术实现思路
因此，本专利技术的一态样是在提供一种串叠(cascode)开关装置，包含：高压晶体管以及低压晶体管。高压晶体管包含第一漏极、第一源极以及第一栅极。低压晶体管包含第二漏极、第二源极以及第二栅极，低压晶体管与高压晶体管相串叠，以使第一源极电性连接于第二漏极。其中串叠开关装置在第一源极以及第一漏极间具有第一漏源极电容值，在第一栅极以及第一源极间具有栅源极电容值，在第二源极以及第二漏极间具有第二漏源极电容值，以及在第二栅极以及第二漏极间具有栅漏极电容值。其中第二漏源极电容值、栅漏极电容值以及栅源极电容值的等效电容，相对第一漏源极电容值间的第一比值由高压晶体管的漏极电压与低压晶体管的击穿电压间的第二比值决定，以提供低压晶体管电压保护机制。因此，本专利技术的另一态样是在提供一种串叠开关装置，包含：常开(normally-on)高压晶体管以及常闭(normally-off)低压晶体管。常开高压晶体管包含第一漏极、第一源极以及第一栅极。常闭低压晶体管包含第二漏极、第二源极以及第二栅极，常闭低压晶体管与常开高压晶体管相串叠。其中串叠开关装置在第一源极以及第一漏极间具有第一漏源极电容值，在第一栅极以及第一源极间具有栅源极电容值，在第二源极以及第二漏极间具有第二漏源极电容值，以及在第二栅极以及第二漏极间具有栅漏极电容值。其中第二漏源极电容值、栅漏极电容值以及栅源极电容值的等效电容，相对第一漏源极电容值间的第一比值由常开高压晶体管的漏极电压与常闭低压晶体管的击穿电压间的第二比值决定，以提供常闭低压晶体管电压保护机制。应用本专利技术的优点在于通过使高压晶体管与低压晶体管间的部分内部电容间的第一比值与高压晶体管的漏极电压与低压晶体管的击穿电压间的第二比值相关，以提供低压晶体管电压保护机制，而轻易地达到上述的目的。附图说明图1为本专利技术一实施例中，一种串叠开关装置的电路图；图2为本专利技术一实施例中，图1中的串叠开关装置更详细的示意图；图3为本专利技术一实施例中，图2所绘示的电容的等效电路的电路图；图4为本专利技术一实施例中，串叠开关装置的示意图；图5为本专利技术一实施例中，图4所绘示的电容的等效电路的电路图；图6为本专利技术一实施例中，串叠开关装置的示意图；以及图7为本专利技术一实施例中，串叠开关装置的示意图。其中，附图标记说明如下：1：串叠开关装置        10：高压晶体管100：漏源极等效电容    102：栅源极等效电容12：低压晶体管         120：漏源极等效电容122：栅漏极等效电容    4：串叠开关装置40：高压晶体管         400：漏源极等效电容402：栅源极等效电容    42：低压晶体管420：漏源极等效电容    422：栅漏极等效电容424：第一附加电容      426：第二附加电容6：串叠开关装置       60：高压晶体管600：漏源极等效电容   602：栅源极等效电容62：低压晶体管        620：漏源极等效电容622：栅漏极等效电容   624：第一附加电阻626：第二附加电阻     7：串叠开关装置70：高压晶体管        700：漏源极等效电容702：栅源极等效电容   72：低压晶体管720：漏源极等效电容   722：栅漏极等效电容具体实施方式请参照图1。图1为本专利技术一实施例中，一种串叠(cascode)开关装置1的电路图。串叠开关装置1包含高压晶体管10以及低压晶体管12。于本实施例中，高压晶体管10为三族氮化物功率晶体管，可例如包含由多个堆叠的氮化物半导体层形成的有源层，其中，氮化物半导体层可为例如氮化镓(gallium nitride；GaN)层及堆叠于氮化镓层上的氮化铝镓(alumin gallium nitride；AlGaN)层形成。并且，高压晶体管10可实现为例如绝缘栅极场效晶体管(Insulated-Gate Field Effect Transistor；IGFET)或异质结构场效晶体管(heterostructure FET；HFET)。于一实施例中，三族氮化物功率晶体管可由金属绝缘体半导体场效晶体管(metal-insulator-semiconductor FET)形成，例如金属氧化半导体晶体管(metal-oxide-semiconductor FET；MOSFET)。更进一步地，在一实施例中，高压晶体管10的结构可承受约600伏特的漏极电压，并具有约40伏特的栅极额定电压。于一实施例中，低压晶体管12为硅基(silicon-based)场效晶体管或是氮化物场效晶体管。更进一步地，于一实施例中，低压晶体管12为氮化物场效晶体管，例如氮化物场效晶体管，并与高压晶体管10单片地(monolithically)形成于同一基板上。于另一实施例中，高压晶体管10及低压晶体管12形成于不同的芯片，但封装于同一封装元件中。于一实施例中，高压晶体管10为一常开(normally-on)装置，且低压晶体管12为一常闭(normally-off)装置。如图1所示，高压晶体管10包含第一漏极D1、第一源极S1以及第一栅极G1。低压晶体管12包含第二漏极D2、第二源极S2以及第二栅极G2。高压晶体管10的第一源极S1通过节点P电性连接于低压晶体管12的第二漏极D2。于本专利技术的一实施例中，高压晶体管10的第一栅极G1电性连接于低压晶体管12的第二源极S2。于一实施例中，如图1所示，第一栅极G1透过电阻R1电性连接于第二源极S2。于一实施例中，低压晶体管12的第二栅极G2接收控制信号C，控制信号C可控制串叠开关装置1的运作。需注意的是，上述的物质、结构和相关参数仅为一范例。于其他实施例中，高压晶体管10及低压晶体管12可由其他物质、结构和相本文档来自技高网...

【技术保护点】
一种串叠开关装置，包含：一高压晶体管，包含一第一漏极、一第一源极以及一第一栅极；以及一低压晶体管，包含一第二漏极、一第二源极以及一第二栅极，该低压晶体管与该高压晶体管相串叠，以使该第一源极电性连接于该第二漏极；其中该串叠开关装置在该第一源极以及该第一漏极间具有一第一漏源极电容值，在该第一栅极以及该第一源极间具有一栅源极电容值，在该第二源极以及该第二漏极间具有一第二漏源极电容值，以及在该第二栅极以及该第二漏极间具有一栅漏极电容值；以及其中该第二漏源极电容值、该栅漏极电容值以及该栅源极电容值的一等效电容，相对该第一漏源极电容值间的一第一比值由该高压晶体管的一漏极电压与该低压晶体管的一击穿电压间的一第二比值决定，以提供该低压晶体管一电压保护机制。

【技术特征摘要】
2013.07.12 US 61/845,6291.一种串叠开关装置，包含：
一高压晶体管，包含一第一漏极、一第一源极以及一第一栅极；以及
一低压晶体管，包含一第二漏极、一第二源极以及一第二栅极，该低压
晶体管与该高压晶体管相串叠，以使该第一源极电性连接于该第二漏极；
其中该串叠开关装置在该第一源极以及该第一漏极间具有一第一漏源极
电容值，在该第一栅极以及该第一源极间具有一栅源极电容值，在该第二源
极以及该第二漏极间具有一第二漏源极电容值，以及在该第二栅极以及该第
二漏极间具有一栅漏极电容值；以及
其中该第二漏源极电容值、该栅漏极电容值以及该栅源极电容值的一等
效电容，相对该第一漏源极电容值间的一第一比值由该高压晶体管的一漏极
电压与该低压晶体管的一击穿电压间的一第二比值决定，以提供该低压晶体
管一电压保护机制。
2.如权利要求1所述的串叠开关装置，其中该第一比值约小于120。
3.如权利要求1所述的串叠开关装置，其中该第一比值约大于5。
4.如权利要求1所述的串叠开关装置，其中该高压晶体管为一三族氮化
物功率晶体管。
5.如权利要求1所述的串叠开关装置，其中该低压晶体管为一硅基场效
晶体管。
6.如权利要求1所述的串叠开关装置，其中该高压晶体管以及该低压晶
体管均为氮化物场效晶体管。
7.如权利要求6所述的串叠开关装置，其中该高压晶体管以及该低压晶
体管单片地形成于同一基板上。
8.如权利要求1所述的串叠开关装置，其中该第二源极连接于该第一栅
极。
9.如权利要求1所述的串叠开关装置，其中该第二漏源电容值由该低压
晶体管的该第二漏极以及该第二源极间的一内部电容值提供。
10.如权利要求1所述的串叠开关装置，更包含一第一附加...

【专利技术属性】
技术研发人员：杨长暻，
申请(专利权)人：台达电子工业股份有限公司，
类型：发明
国别省市：中国台湾;71