高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管制造技术

本发明专利技术涉及一种高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管，采用H形辅控栅电极和栅电极等两个彼此独立控制的栅电极，在保证降低器件掺杂浓度以提高迁移率，避免高掺杂浓度下随机散射效应增强所导致的器件迁移率及稳定性的下降的同时，利用H形辅控栅电极有效降低了源漏区域的电阻，从而解决了普通无结晶体管沟道掺杂浓度过低会带来源漏电阻的增加，而掺杂浓度过高又会导致器件迁移率和稳定性下降这二者之间的矛盾，同时采用U形单晶硅作为器件的沟道部分，对比于普通平面结构，在不额外增加芯片面积的前提下，显著增加有效沟道长度以降低器件在深纳米尺度下的短沟道效应，因此适于推广应用。

【技术实现步骤摘要】

 本专利技术属于超大规模集成电路制造领域，具体涉及一种适用于超高集成度集成电路制造的高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管结构。
技术介绍
集成电路的基本单元MOSFETs晶体管随着尺寸的不断减小，需要在几个纳米的距离内实现多个数量级的浓度差来形成极陡的源极和漏极PN结，这样的浓度梯度对于掺杂和热处理工艺有极高的要求。通过在SOI晶圆上制成的无结的场效应晶体管可有效解决上述问题, 无结晶体管采用多子导通，器件的源区、漏区和沟道区域具有相同的高掺杂浓度，利用将硅薄膜做得足够薄的特点，以N型器件为例，当栅极处于反向偏压时，由于硅薄膜很薄，沟道区域的电子在栅电场的作用下很容易被耗尽，从而实现器件的阻断状态。随着栅极偏压的增大，沟道区域的多子耗尽解除，并在界面处形成电子积累以实现器件的开启。然而，这种高掺杂浓度的沟道会导致器件的迁移率明显下降，且杂质随机散射会导致器件的可靠性受到严重影响。为提高无结型器件的迁移率及可靠性，就需要降低硅薄膜的掺杂浓度，然而掺杂浓度的降低会带来源漏电阻的增加而影响器件的开启特性。此外，基于平面结构的普通晶体管结构，随着沟道长度的不断缩短，短沟道效应逐渐增强，器件难以关断。因此，为解决现有晶体管所存在的的上述问题，需设计能够克服短沟道效应且具有高集成度高迁移率的无结晶体管。
技术实现思路
专利技术目的为解决无结晶体管迁移率与源漏电阻之间存在的矛盾关系以及克服普通平面结构晶体管的短沟道效应，本专利技术提供一种具有高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管结构。技术方案<br>本专利技术是通过以下技术方案来实现的：一种高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管，包括SOI晶圆的硅衬底，SOI晶圆的硅衬底上方为SOI晶圆的绝缘层；其特征在于：SOI晶圆的绝缘层上方为U形单晶硅，U形单晶硅的表面附有栅极绝缘层，相邻的U形单晶硅之间通过绝缘介质层隔离；栅极绝缘层表面附有栅电极，栅电极上方为H形辅控栅电极，H形辅控栅电极与栅电极之间设有绝缘介质层，并通过绝缘介质层与栅电极绝缘隔离， U形单晶硅的上表面淀积有绝缘介质层，并通过刻蚀工艺刻蚀掉U形单晶硅两端上表面的绝缘介质层，并在刻蚀掉的通孔中注入金属分别生成为源电极和漏电极。H形辅控栅电极和栅电极这两个电极为彼此独立控制的电极，二者通过绝缘介质层实现彼此绝缘，其中H形辅控栅电极对U形单晶硅的两个垂直部分的上端形成三面围绕，对位于U形单晶硅的两个垂直部分的上端的电场、电势及载流子分布起主要控制作用，而栅电极则位于H形辅控栅电极的下方，对U形单晶硅除两端之外的垂直部分以及水平部分形成三面围绕，并对其内部的电场、电势及载流子分布起主要控制作用。其中H形辅控栅电极始终处于高电位，使U形单晶硅上表面两端的部分形成电子积累，从而降低作为器件源极区和漏极区的U形单晶硅的上表面的阻值，使两端始终处于低阻状态，即有效降低源漏电阻。U形单晶硅作为器件的沟道部分，由具有掺杂浓度低于1017cm-3的高迁移率单晶硅材料形成，对比于普通的高掺杂浓度无结晶体管，器件的沟道部分由于掺杂浓度较低，因此不会由于高浓度下掺杂杂质散射效应增强而导致器件迁移率的明显下降。 栅极绝缘层是具有高介电常数的绝缘材料介质层或者二氧化硅层。U形单晶硅除了两侧与绝缘介质层相接触的表面外的部位附有栅极绝缘层；栅极绝缘层除了两侧与绝缘介质层相接触的表面外的部位附有栅电极。优点及效果本专利技术具有如下优点及有益效果：1. 由于本专利技术采用H形辅控栅电极和栅电极这两个彼此独立控制的栅电极，使得器件的沟道在低掺杂浓度下，在保证高迁移率的同时，依然可以通过H形辅控栅电极的独立控制作用获得较低的源漏电阻，从而有效解决了普通无结晶体管沟道掺杂浓度过低会带来源漏电阻的增加而影响器件的开启特性的这一问题。2. 本专利技术采用U形单晶硅作为器件的沟道部分，U形单晶硅两侧的垂直部分所形成的沟道分别位于源电极和漏电极的下方，对比于普通平面结构，在不占用额外的芯片面积的前提下，增加了器件的有效沟道长度，因此有助于器件克服短沟道效应的影响。3. 本专利技术所采用的H形辅控栅电极和栅电极，具有对U形单晶硅的各部分形成三面围绕的结构特征，该结构特征使得H形辅控栅电极和栅电极对U形单晶硅内的电场、电势和载流子分布的控制能力得到增强，有利于辅助提高器件克服短沟道效应的影响，并有利于提高器件的亚阈值特性，使器件具有更陡的亚阈值斜率以获得更好的开关特性。附图说明图1为本专利技术高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管在SOI衬底上形成的三维结构示意图；图2为本专利技术高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管在SOI衬底上形成的俯视图；图3为本专利技术高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管在剥离了绝缘介质层位于器件上表面部分后的三维结构示意图；图4为本专利技术高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管在剥离了绝缘介质层位于器件上表面部分后的俯视图；图5为本专利技术高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管在上述基础之上剥离了源电极和漏电极之后的三维结构示意图；图6为本专利技术高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管在上述基础之上剥离了源电极和漏电极之后的俯视图；图7为本专利技术高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管在上述基础之上剥离了H形辅控栅电极之后的三维结构示意图；图8为本专利技术高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管在上述基础之上剥离了H形辅控栅电极之后的俯视图；图9为本专利技术高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管在上述基础之上剥离了绝缘介质层位于H形辅控栅电极和栅电极之间部分之后的三维结构示意图；图10为本专利技术高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管在上述基础之上剥离了绝缘介质层位于H形辅控栅电极和栅电极之间部分之后的俯视图；图11为本专利技术高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管在上述基础之上剥离了栅电极之后的三维结构示意图；图12为本专利技术高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管在上述基础之上剥离了栅电极之后的俯视图；图13为本专利技术高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管在上述基础之上剥离了栅极绝缘层之后的三维结构示意图；图14为本专利技术高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管在上述基础之上剥离了栅极绝缘层之后的俯视图；图15至图32为本专利技术高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管结构单元制备方法的一个具体实例的工艺流程图。图15是步骤一示意图，图16是步骤一俯视图，图17是步骤二示意图，图18是步骤二俯视图，图19是步骤三示意图，图20是步骤三俯视图，图21是步骤四示意图，图22是步骤四俯视图，图23是步骤五示意图，图24是步骤五俯视图，图25是步骤六示意图，图26是步骤六俯视图，...

【技术保护点】
一种高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管，包括SOI晶圆的硅衬底（9），SOI晶圆的硅衬底（9）上方为SOI晶圆的绝缘层（8）；其特征在于：SOI晶圆的绝缘层（8）上方为U形单晶硅（7），U形单晶硅（7）的表面附有栅极绝缘层（5），相邻的U形单晶硅（7）之间通过绝缘介质层（6）隔离；栅极绝缘层（5）表面附有栅电极（4），栅电极（4）上方为H形辅控栅电极（3），H形辅控栅电极（3）与栅电极（4）之间设有绝缘介质层（6），并通过绝缘介质层（6）与栅电极（4）绝缘隔离，U形单晶硅（7）的上表面淀积有绝缘介质层（6），并通过刻蚀工艺刻蚀掉U形单晶硅（7）两端上表面的绝缘介质层（6），并在刻蚀掉的通孔中注入金属分别生成为源电极（1）和漏电极（2）。

【技术特征摘要】
1.一种高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管，包括SOI晶圆的硅衬底（9），SOI晶圆的硅衬底（9）上方为SOI晶圆的绝缘层（8）；其特征在于：SOI晶圆的绝缘层（8）上方为U形单晶硅（7），U形单晶硅（7）的表面附有栅极绝缘层（5），相邻的U形单晶硅（7）之间通过绝缘介质层（6）隔离；栅极绝缘层（5）表面附有栅电极（4），栅电极（4）上方为H形辅控栅电极（3），H形辅控栅电极（3）与栅电极（4）之间设有绝缘介质层（6），并通过绝缘介质层（6）与栅电极（4）绝缘隔离，U形单晶硅（7）的上表面淀积有绝缘介质层（6），并通过刻蚀工艺刻蚀掉U形单晶硅（7）两端上表面的绝缘介质层（6），并在刻蚀掉的通孔中注入金属分别生成为源电极（1）和漏电极（2）。
2.根据权利要求1所述的高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管，其特征在于：H形辅控栅电极（3）和栅电极（4）这两个...

【专利技术属性】
技术研发人员：靳晓诗，刘溪，揣荣岩，
申请(专利权)人：沈阳工业大学，
类型：发明
国别省市：辽宁;21