本发明专利技术提供了一种移位寄存器电路及其驱动方法、栅极驱动电路、显示装置，其中移位寄存器电路包括输入控制单元、第一节点上拉单元、第一节点下拉单元、第二节点上拉单元、第二节点下拉单元、输出驱动单元和输出拉低单元。该移位寄存器电路工作时，通过在一条栅线的驱动时间内，交替性拉高或拉低第二节点，使得输出拉低单元交替性的开启或关闭，并不持续工作，从而有效地防止了输出拉低单元中薄膜晶体管阈值电压的漂移，减少了由阈值电压的漂移引起的漏电，降低了栅极驱动电路的整体功耗。
【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种移位寄存器电路及其驱动方法、栅极驱动电路、显示装置，其中移位寄存器电路包括输入控制单元、第一节点上拉单元、第一节点下拉单元、第二节点上拉单元、第二节点下拉单元、输出驱动单元和输出拉低单元。该移位寄存器电路工作时，通过在一条栅线的驱动时间内，交替性拉高或拉低第二节点，使得输出拉低单元交替性的开启或关闭，并不持续工作，从而有效地防止了输出拉低单元中薄膜晶体管阈值电压的漂移，减少了由阈值电压的漂移引起的漏电，降低了栅极驱动电路的整体功耗。【专利说明】移位寄存器电路及其驱动方法、栅极驱动电路、显示装置
本专利技术涉及显示
，尤其涉及一种移位寄存器电路及其驱动方法、栅极驱动电路、显示装置。
技术介绍
TFT-LCD (Thin Film Transistor Liquid Crystal Display,薄膜晶体管液晶显不装置)以其工作电压低、响应速度快的优点已经成为平面显示技术的绝对主力技术。 TFT-1XD的栅极驱动电路包括多个级联的移位寄存器，每级移位寄存器均连接到相应的栅线上，以输出栅极驱动信号驱动栅线，进而实现对栅极线的逐行扫描驱动。多个移位寄存器的级联方式为:当前级移位寄存器的输入端连接至上一级移位寄存器的输出端，下一级移位寄存器的输出端连接至当前级移位寄存器的复位端，即各级移位寄存器利用上一级移位寄存器所产生的输出信号作为自身的输入信号，利用下一级移位寄存器的输出信号作为自身的复位信号。 随着科学技术的发展和消费者对高画质的需求，TFT-1XD也在朝着大尺寸、节能、轻薄、高分辨率的方向发展，这要求TFT-LCD的栅极驱动电路要具有较高的帧扫描频率，由于栅极驱动电路主要包括多个TFT (Thin Film Trans istor，薄膜晶体管)，因此要求TFT要具有较高的迁移率。氧化物TFT不仅迁移率高、性能稳定，而且均一性好、工艺简单易实现、成本低，能够很好地满足高帧扫描频率的电路设计，但是氧化物TFT在长时间处于工作状态时，其阈值电压Vth容易发生漂移，造成TFT的漏电增大，栅极驱动电路的功耗较大。
技术实现思路
为克服上述现有技术中的缺陷，本专利技术所要解决的技术问题为:提供一种移位寄存器电路及其驱动方法、栅极驱动电路、显示装置，以降低栅极驱动电路的功耗。 为达到上述目的，本专利技术采用如下技术方案: 本专利技术的第一方面提供了一种移位寄存器电路，包括:与输入信号端相连的输入控制单元，用于控制输入信号的输入；与第一时钟信号端、复位信号端、所述输入控制单元、低电平电源信号端和第一节点相连的第一节点上拉单元，用于将所述第一节点的电压上拉至高电平；与第二节点、所述低电平电源信号端和所述第一节点相连的第一节点下拉单元，用于将所述第一节点的电压下拉至低电平；与所述输入信号端、所述第一时钟信号端、所述低电平电源信号端、高电平电源信号端和第二节点相连的第二节点上拉单元，用于将所述第二节点的电压上拉至高电平；与第二时钟信号端、所述低电平电源信号端和所述第二节点相连的第二节点下拉单元，用于将所述第二节点的电压下拉至低电平；与所述第一节点、所述高电平电源信号端和输出信号端相连的输出驱动单元，用于在所述第一节点为高电平时输出高电平的输出信号；与所述第二节点、所述低电平电源信号端和所述输出信号端相连的输出拉低单兀，用于在所述第一节点为低电平时将所述输出信号的电压下拉至低电平；其中，所述第一节点为所述第一节点上拉单元、所述第一节点下拉单元和所述输出驱动单元的公共端，所述第二节点为所述第二节点上拉单元、所述第二节点下拉单元、所述第一节点下拉单元和所述输出拉低单元的公共端。 优选的，所述输入控制单元包括:第一薄膜晶体管，所述第一薄膜晶体管的控制端和输入端均与所述输入信号端相连，输出端与所述第一节点上拉单元相连。 优选的，所述第一节点上拉单元包括:第二薄膜晶体管，所述第二薄膜晶体管的控制端与所述第一时钟信号端相连，输入端与所述输入控制单元相连，输出端与所述第一节点相连；存储电容，所述存储电容的第一端与所述第一节点相连，第二端与所述复位信号端相连；第三薄膜晶体管，所述第三薄膜晶体管的控制端与所述复位信号端相连，输入端与所述低电平电源信号端相连，输出端与所述第二薄膜晶体管的输入端相连。 优选的，所述第一节点下拉单元包括:第四薄膜晶体管，所述第四薄膜晶体管的控制端与所述第二节点相连，输入端与所述低电平电源信号端相连，输出端与所述第一节点相连。 优选的，所述第二节点上拉单元包括:第五薄膜晶体管，所述第五薄膜晶体管的控制端与所述输入信号端相连、输入端与所述低电平电源信号端相连；第六薄膜晶体管，所述第六薄膜晶体管的控制端和输入端均与所述高电平电源信号端相连，输出端与所述第五薄膜晶体管的输出端相连；第七薄膜晶体管，所述第七薄膜晶体管的控制端与所述第五薄膜晶体管的输出端和所述第六薄膜晶体管的输出端相连的公共端相连，输入端与所述第六薄膜晶体管的控制端相连；第八薄膜晶体管，所述第八薄膜晶体管的控制端与所述第一时钟信号端相连，输入端与所述第七薄膜晶体管的输出端相连，输出端与所述第二节点相连。 优选的，所述第二节点下拉单元包括:第九薄膜晶体管，所述第九薄膜晶体管的控制端与所述第二时钟信号端相连，输入端与所述低电平电源信号端相连，输出端与所述第二节点相连。 优选的，所述输出驱动单元包括:第十薄膜晶体管，所述第十薄膜晶体管的控制端与所述第一节点相连，输入端与所述高电平电源信号端相连，输出端与所述输出信号端相连。 优选的，所述输出拉低单元包括:第十一薄膜晶体管，所述第十一薄膜晶体管的控制端与所述第二节点相连，输入端与所述低电平电源信号端相连，输出端与所述输出信号端相连。 本专利技术的第二方面提供了一种移位寄存器电路的驱动方法，用于驱动以上所述的移位寄存器电路，所述驱动方法包括:第一阶段，输入信号端和第二时钟信号端输出低电平，复位信号端和第一时钟信号端输出高电平，输入信号控制单元关闭，第一节点上拉单元无信号输出，第一节点下拉单元将第一节点的电压下拉至低电平，输出驱动单元关闭，第二节点下拉单元关闭，第二节点上拉单元将第二节点的电压上拉至高电平，输出拉低单元将输出信号端的电压下拉至低电平；第二阶段，所述输入信号端和所述第二时钟信号端输出高电平，所述复位信号端和所述第一时钟信号端输出低电平，所述输入信号控制单元开启，所述第一节点上拉单元无信号输出，所述第一节点下拉单元关闭，所述第一节点的电压保持低电平，所述输出驱动单元关闭，所述第二节点上拉单元无信号输出，所述第二节点下拉单元将所述第二节点的电压下拉至低电平，所述输出拉低单元关闭，所述输出信号端的电压保持低电平；第三阶段，所述输入信号端和所述第一时钟信号端输出高电平，所述复位信号端和所述第二时钟信号端输出低电平，所述第二节点上拉单元无信号输出，所述第二节点下拉单元关闭，所述第二节点的电压保持低电平，所述输出拉低单元关闭，所述第一节点下拉单元关闭，所述输入信号控制单元开启，所述第一节点上拉单元将所述第一节点的电压上拉至高电平，所述输出驱动单元将所述输出信号端的电压上拉至高电平；第四阶段，所述输入信号端和所述第一时钟信号端输出低电平本文档来自技高网...
【技术保护点】
一种移位寄存器电路，其特征在于，包括：与输入信号端相连的输入控制单元，用于控制输入信号的输入；与第一时钟信号端、复位信号端、所述输入控制单元、低电平电源信号端和第一节点相连的第一节点上拉单元，用于将所述第一节点的电压上拉至高电平；与第二节点、所述低电平电源信号端和所述第一节点相连的第一节点下拉单元，用于将所述第一节点的电压下拉至低电平；与所述输入信号端、所述第一时钟信号端、所述低电平电源信号端、高电平电源信号端和第二节点相连的第二节点上拉单元，用于将所述第二节点的电压上拉至高电平；与第二时钟信号端、所述低电平电源信号端和所述第二节点相连的第二节点下拉单元，用于将所述第二节点的电压下拉至低电平；与所述第一节点、所述高电平电源信号端和输出信号端相连的输出驱动单元，用于在所述第一节点为高电平时输出高电平的输出信号；与所述第二节点、所述低电平电源信号端和所述输出信号端相连的输出拉低单元，用于在所述第一节点为低电平时将所述输出信号的电压下拉至低电平；其中，所述第一节点为所述第一节点上拉单元、所述第一节点下拉单元和所述输出驱动单元的公共端，所述第二节点为所述第二节点上拉单元、所述第二节点下拉单元、所述第一节点下拉单元和所述输出拉低单元的公共端。...
【技术特征摘要】
【专利技术属性】
技术研发人员：周全国，祁小敬，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。