时钟调整电路与存储器储存装置制造方法及图纸

本发明专利技术提出一种存储器储存装置与设置在多个层上的时钟调整电路。此时钟调整电路包括检测电路、控制电压产生电路与压控振荡器。检测电路是用以检测一输入信号与一输出信号之间的信号特性差异以产生第一信号。控制电压产生电路是电性连接至检测电路，用以根据第一信号产生一控制电压。压控振荡器是电性连接至控制电压产生电路，并且包括一电感与一电容。压控振荡器用以接收控制电压，并且根据电感与电容的阻抗特性起振以产生上述的输出信号。其中，电感是设置在上述多个层中的焊垫层上。藉此，可以降低制作的成本。

【技术实现步骤摘要】
【专利摘要】本专利技术提出一种存储器储存装置与设置在多个层上的时钟调整电路。此时钟调整电路包括检测电路、控制电压产生电路与压控振荡器。检测电路是用以检测一输入信号与一输出信号之间的信号特性差异以产生第一信号。控制电压产生电路是电性连接至检测电路，用以根据第一信号产生一控制电压。压控振荡器是电性连接至控制电压产生电路，并且包括一电感与一电容。压控振荡器用以接收控制电压，并且根据电感与电容的阻抗特性起振以产生上述的输出信号。其中，电感是设置在上述多个层中的焊垫层上。藉此，可以降低制作的成本。【专利说明】时钟调整电路与存储器储存装置
本专利技术是有关于一种时钟调整电路，且特别是有关于晶元上多个层的配置的时钟调整电路与存储器储存装置。
技术介绍
数字相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器模块(例如，闪存)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。 一般来说，可复写式非易失性存储器模块会通过一个连接器来电性连接至一个主机系统。此连接器可能会包括一个时钟数据回复(clock data recovery)电路或是锁相回路(phase lock loop),用以回复来自主机系统的时钟或者是根据一个参考时钟来产生稳定的时钟。在一些情况下，时钟数据回复电路或是锁相回路会用到一个压控振荡器。此压控振荡器可以被实作为各种样式的振荡器，例如为电感电容式压控振荡器，或是环式(ring)压控振荡器。若使用电感电容式压控振荡器，则电感会占据不小的面积，并且此电感通常是设置在一个厚的铜层，藉此有较好的品质因子(quality factor,Q factor)。或者,锁相回路中的滤波器会包括一个电容，而此电容的面积也相对地较大。因此，如何配置这些电子元件，使得可以降低制作的成本，为本领域技术人员所关心的议题。
技术实现思路
本专利技术的范例实施例提供一种时钟调整电路与存储器储存装置，可以减少制作的成本。 本专利技术一范例实施例提出一种时钟调整电路，其是设置在一个晶元上，其具有多个层。此时钟调整电路包括检测电路、控制电压产生电路与压控振荡器。检测电路是用以检测一输入信号与一输出信号之间的信号特性差异以产生第一信号。控制电压产生电路是电性连接至检测电路，用以根据第一信号产生一控制电压。压控振荡器是电性连接至控制电压产生电路。压控振荡器包括一电感与一电容。压控振荡器用以接收控制电压，并且根据电感与电容的阻抗特性起振以产生上述的输出信号。其中，电感是设置在上述多个层中的焊垫层上。 在一范例实施例中，上述的时钟调整电路还包括一滤波器，其电性连接在控制电压产生电路与压控振荡器之间。此滤波器包括一滤波器电容，其是设置在一个第一层上。此第一层不同于焊垫层，并且从垂直于焊垫层的一方向观之，滤波器电容与电感是至少部分地重迭。 在一范例实施例中，从上述的方向观之，滤波器电容中至少50%的部分与该电感重迭。 在一范例实施例中，上述的滤波器电容包括一半导体元件。此半导体元件的一布局结构形成一折线。该折线在焊垫层上的投影与上述电感的两切线相交并形成第一夹角与第二夹角，并且第一夹角与第二夹角不为O度。 在一范例实施例中，上述的半导体元件为晶体管或二极管。 在一范例实施例中，上述的半导体元件为一晶体管。该晶体管的第一输出端电性连接至相同晶体管的第二输出端，并且该晶体管的控制端的布局结构形成上述的折线。 在一范例实施例中，上述的滤波器电容包括一金属片段。此金属片段形成一折线，并且此折线在焊垫层上的投影与电感的两切线相交并形成第一夹角与第二夹角。其中第一夹角与第二夹角不为O度。 在一范例实施例中，上述的滤波器电容包括多个金属片段，并且这些金属片段成“L”形排列。 在一范例实施例中，上述的滤波器电容包括第一金属端、第二金属端与一介电层。此介电层是配置在第一金属端与第二金属端之间。第一金属端至第二金属端的一延伸线在焊垫层上的投影与电感在介电层上的一切线实质地平行或形成小于10度的夹角。 在一范例实施例中，上述的滤波器电容包括多个晶体管，每一个晶体管包括第一输出端与第二输出端。这些第一输出端与第二输出端彼此电性连接，并且这些晶体管为一阵列排列。 在一范例实施例中，上述晶体管中第一输出端与第二输出端是通过一导线彼此电性连接，并且导线的材料为非娃化物(non-salicide)。 在一范例实施例中，上述的滤波器电容包括第一晶体管与第二晶体管。第一晶体管的第一输出端与第二晶体管的第一输出端共享。第一晶体管的第一输出端至第二输出端的一延伸线在焊垫层上的投影会与电感的一切线相交并形成一夹角，并且此夹角是介于40度与140度之间。 在一范例实施例中，上述焊垫层的一材料实质上为铝。 以另外一个角度来说，本专利技术一范例实施例提出一种存储器储存装置，包括连接器、可复写式非易失性存储器模块与存储器控制器。连接器是用以电性连接至一主机系统。可复写式非易失性存储器模块包括多个物理抹除单元。存储器控制器是电性连接至连接器与可复写式非易失性存储器模块。连接器包括一时钟调整电路，此时钟调整电路是设置在一个晶元上，此晶元具有多个层，并且时钟调整电路包括检测电路、控制电压产生电路与压控振荡器。检测电路是用以检测一输入信号与一输出信号之间的信号特性差异以产生第一信号。控制电压产生电路是电性连接至检测电路，用以根据第一信号产生一控制电压。压控振荡器是电性连接至控制电压产生电路。压控振荡器包括一电感与一电容。压控振荡器用以接收控制电压，并且根据电感与电容的阻抗特性起振以产生上述的输出信号。其中，电感是设置在上述多个层中的焊垫层上。 以另外一个角度来说，本专利技术一范例实施例提出一种存储器储存装置，包括连接器、可复写式非易失性存储器模块与存储器控制器。连接器是用以电性连接至一主机系统。可复写式非易失性存储器模块包括多个物理抹除单元。存储器控制器是电性连接至连接器与可复写式非易失性存储器模块。连接器包括一电感与一电容。此电感是设置于一晶元中的一第一层上。此电容是设置于该晶兀的一第二层上。上述的第一层不同于第二层，并且从垂直于第一层的一方向观之，上述的电感与电容是至少部分地重迭。 基于上述，本专利技术范例实施例提出的时钟调整电路与存储器储存装置，由于电容是设置在电感的下方，因此可以减少芯片的面积，进而减少制作的成本。 为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。 【专利附图】【附图说明】 图1A是根据一范例实施例所绘示的主机系统与存储器储存装置。 图1B是根据一范例实施例所绘示的计算机、输入/输出装置与存储器储存装置的示意图。 图1C是根据一范例实施例所绘示的主机系统与存储器储存装置的示意图。 图2是绘示图1A所示的存储器储存装置的概要方块图。 图3是根据一范例实施例所绘示的连接器的部分电路方块图。 图4是根据另一范例实施例所绘示的时钟调整电路的方块图。 图5是根据一范例实施例绘示芯片的多个层的剖面示意图。 图6是根据一范例实施例绘示芯片的俯视图。 图7至图11是本文档来自技高网...

【技术保护点】
一种时钟调整电路，其特征在于，设置在一个晶元上，其中该晶元具有多个层，该时钟调整电路包括：一检测电路，用以检测一输入信号与一输出信号之间的一信号特性差异以产生一第一信号；一控制电压产生电路，电性连接至该检测电路，用以根据该第一信号产生一控制电压；以及一压控振荡器，电性连接至该控制电压产生电路，包括一电感与一电容，其中该压控振荡器用以接收该控制电压，并且根据该电感与该电容的一阻抗特性起振以产生该输出信号，其中，该电感是设置在该多个层中的一焊垫层上。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈维詠，林沿安，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾;71