一种平坦化预处理方法技术

本发明专利技术涉及半导体制造技术领域，尤其涉及一种平坦化预处理方法，通过在一具有较大初始高度差的凹凸结构的介质层上表面进行等离子处理，并进行有机抗反射层的涂覆、干法刻蚀来降低介质层上表面的初始高度差，再通过后续的化学机械研磨工艺进行研磨以完全消除高度差，本发明专利技术的实施方案较为简单并可以在不影响器件性能的基础上，消除介质层上表面的初始高度差，进而提高器件的性能和质量。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及半导体制造
，尤其涉及，通过在一具有较大初始高度差的凹凸结构的介质层上表面进行等离子处理，并进行有机抗反射层的涂覆、干法刻蚀来降低介质层上表面的初始高度差，再通过后续的化学机械研磨工艺进行研磨以完全消除高度差，本专利技术的实施方案较为简单并可以在不影响器件性能的基础上，消除介质层上表面的初始高度差，进而提高器件的性能和质量。【专利说明】
本专利技术涉及半导体制造
，尤其涉及。
技术介绍
化学机械研磨(Chemical Mechanical Polishing,简称CMP)工艺在半导体制造
中是作为一个用于平坦化半导体结构的新型制程技术，以针对不同结构、不同材料进行化学与机械研磨，并进一步的完成对半导体结构的平坦化处理。 在半导体制造工艺的过程中，由于制备工艺的误差等其他原因往往导致器件结构的表面会出现较多阶梯，同时不同阶梯的高度也有差异。然而不同高度阶梯的器件结构的表面会对产品的性能造成不良影响，因此在该领域技术人员希望各结构表面上都具有相同台阶的高度。目前业界尚且没有一种可以控制台阶高度一致性的方法，现有的方法只是在研磨表面的各材料、各区域进行平坦化处理。 举例来说，在半导体制备工艺中在做3D通道孔进行曝光之前需要对器件结构中的介质层进行平坦化处理，由于该介质层为不规则结构即介质层的上表面具有近40级阶梯，该40级阶梯堆积成一结构中的最高点与对应的最低点之间具有大于2um的高度差，在该高度差的基础上即使采用化学机械研磨工艺也不可能完全将其平整化。 在传统的工艺中，通常有两种方案用于解决高度差的问题。 1、采用先层级在大于800°C下可流动的掺磷硅材料的沉积，再进行高温回流，以减少高度差。但是回流过程中的高温会对该工艺之前所形成的半导体器件造成热效应，进而影响器件的性能。 2、用光罩曝光的方式遮住介质层低处的阶梯部分，露出突出的高的部分；然后通过湿法刻蚀工艺将露出来的部分蚀刻掉，以减少高度差。但是该方式同样面对许多缺陷，如因整个介质层的厚度较高，光刻与前层的对准上具有很大的难度；另一方面因光阻涂覆在介质层的不规则表面，该分布方式容易进入酸槽溶液并导致将介质层低处的结构也去除等剥离现象。 因此，如何通过一种简单工艺在不影响器件性能的基础上，以解决介质层表面的大高度差的缺陷，日益成为本领域技术人员致力的研究方向。
技术实现思路
鉴于上述问题，本专利技术提供，以解决现有技术中无法有效的解决介质层表面的大高度差的缺陷。 本专利技术解决上述技术问题所采用的技术方案为: ，应用于对表面具有凹凸结构的介质层进行平坦化的工艺中，且所述凹凸结构的凸起部与凹陷部之间具有初始高度差，其中，所述方法包括: 步骤S1、对所述介质层具有凹凸结构的表面进行等离子处理后，涂覆有机抗反射层覆盖所述具有凹凸结构的表面，以提高所述介质层与所述有机抗反射层之间的粘附力； 步骤S2、采用第一刻蚀工艺去除部分所述有机抗反射层，使得剩余的所述有机抗反射层的上表面与所述凸起部的介质层表面齐平； 步骤S3、采用第二刻蚀工艺去除部分所述凸起部的介质层，以降低所述凹凸结构的初始高度差。 较佳的，上述的平坦化预处理方法，其中，所述介质层中设置有若干氮化硅层和通道孔，所述氮化硅层用于后续制备金属线，以控制所述通道孔的开关状态。 较佳的，上述的平坦化预处理方法，其中，所述方法还包括: 步骤S4、去除剩余的所述有机抗反射层后，对剩余的介质层的表面进行平坦化工艺。 较佳的，上述的平坦化预处理方法，其中，所述平坦化工艺为化学机械研磨工艺。 较佳的，上述的平坦化预处理方法，其中，所述凹凸结构的凸起部与凹陷部之间的初始高度差大于2um。 较佳的，上述的平坦化预处理方法，其中，所述有机抗反射层的厚度大于所述初始高度差。 较佳的，上述的平坦化预处理方法，其中，所述有机抗反射层的厚度范围为2.5um ?3um。 较佳的，上述的平坦化预处理方法，其中，所述第一刻蚀工艺和所述第二刻蚀工艺均为干法刻蚀工艺。 较佳的，上述的平坦化预处理方法，其中，所述步骤S3中，去除的部分所述凸起部的介质层的厚度为1.5um?1.9um。 较佳的，上述的平坦化预处理方法，其中，所述介质层的材质为氧化硅。 上述技术方案具有如下优点或有益效果: 本专利技术公开的，通过在一具有较大初始高度差的凹凸结构的介质层上表面进行等离子处理，并进行有机抗反射层的涂覆、干法刻蚀来降低介质层上表面的初始高度差，再通过后续的化学机械研磨工艺进行研磨以完全消除高度差，本专利技术的实施方案较为简单并可以在不影响器件性能的基础上，消除介质层上表面的初始高度差，进而提高器件的性能和质量。 具体 【专利附图】【附图说明】 通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术及其特征、夕卜形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本专利技术的主旨。 图1是本专利技术中具有高度差的器件的结构示意图； 图2?图4是本专利技术中对介质层进行平坦化的方法流程示意图。 【具体实施方式】 本专利技术的核心思想是:在具有较大高度差的介质层上表面进行等离子处理，并进行有机抗反射层的涂覆、干法刻蚀来降低介质层上表面的初始高度差，以降低后续介质层表面平坦化工艺的难度，以降低工艺成本，提高制备器件的性能及质量。 下面结合附图和具体的实施例对本专利技术作进一步的说明，但是不作为本专利技术的限定。 目前，在制备半导体的存储器件结构时，由于工艺的需求需要在制备有通孔、凹槽等表面具有各种不同图形的衬底上淀积介质层，进而使得制备的介质层的表面具有凹凸不平的结构，而当凹凸不平的结构具有较大的高度差时，由于材质硬度及现有的平坦化工艺能力的限制，很难平坦形成符合工艺需求的介质层表面；本申请的实施例中为消除上述介质层表面的初始高度差(优选的，该初始高度差的值大于目前平坦化工艺能够处理的介质层表面高度差的值，当然本实施例提供的技术方案也能用于对表面凹凸结构的高度差值在当前平坦化工艺能够处理的范围的介质层上，只要其能够降低后续平坦化工艺的难度即可)，可先去除凹凸结构的凸起部分的介质，进而降低凹凸结构的高度差值，具体的: 如图1所示，本实施例提供，可应用于制备诸如3D NANDFlash等半导体器件结构，下面就以制备3D NAND Flash为例进行详细说明。 首先，在制备3D NAND Flash时，先提供一于PAD形成之前的半导体衬底，该半导体衬底可包括氧化硅材质的介质层1，以及设置于介质层中的若干氮化硅层2和若干通道孔(图中未示出)；其中，该氮化硅层2用于后续制备金属线，以控制通道孔的开关状态，且该介质层I中的若干氮化硅层2距介质层I的下表面优选距离为2um。 其中，由于当前的介质层制备工艺中，由于介质层覆盖的结构表面具有凹凸不平的各种器件图形结构，进而使得制备的介质层I的上表面形成凹凸结构，该凹凸结构的凸起部(即介质层I的上表面的最高处)和凹陷部(即介质层I的上表面的最低处)之间初始高度差比较大，其超出了现有CMP工艺对材质氧化硅介质层平坦化的能力范围之外，例如当该初始高度差的范围大于2u本文档来自技高网...

【技术保护点】
一种平坦化预处理方法，其特征在于，应用于对表面具有凹凸结构的介质层进行平坦化的工艺中，且所述凹凸结构的凸起部与凹陷部之间具有初始高度差，所述方法包括：步骤S1、对所述介质层具有凹凸结构的表面进行等离子处理后，再涂覆有机抗反射层覆盖所述具有凹凸结构的表面，以提高所述介质层与所述有机抗反射层之间的粘附力；步骤S2、采用第一刻蚀工艺去除部分所述有机抗反射层，使得剩余的所述有机抗反射层的上表面与所述凸起部的介质层表面齐平；步骤S3、采用第二刻蚀工艺去除部分所述凸起部的介质层，以降低所述凹凸结构的初始高度差。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘藩东，曾明，高晶，孙鹏，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42