一种检测相位差的方法、鉴相器及数字锁相环技术

本发明专利技术的目的是提供一种检测相位差的方法、鉴相器及数字锁相环。根据本发明专利技术的方法，所述方法包括：利用相位差脉冲的电压对移相电路进行充放电，以获得与该移相电路充放电过程相对应的第一信号，其中，所述第一信号为模拟信号；获取与该第一信号相对应的数字信号；通过计数时钟对所述数字信号进行测量，以获得与所述相位差脉冲对应的相位差数据。本发明专利技术的优点在于：可利用现有的计数时钟，对脉宽较小的相位差脉冲进行精确地测量。从而在无需过多增加成本的情况下，有效地提升了测量精度。

【技术实现步骤摘要】

本专利技术涉及电子
，尤其涉及一种检测相位差的方法、鉴相器及数字锁相环。
技术介绍
与模拟锁相环相比，数字锁相环(Digital Phase Locked Loop)具有更多的优点，例如，能够容易地改变数字锁相环的环路带宽，并且能够在锁相环中实现快速频率锁定和低相位噪声。其中间信号还可被用于实时监控系统性能，数字信号处理技术可被应用于多种系统：例如，对锁相环的输出执行直接的频率调制。并且数字信号可以容忍高干扰噪声。因此，现在数字锁相环得到了广泛应用。然而随着无线系统的带宽越来越大，系统必须使用高精度的锁相环来确保不同的无线基站之间的相位差足够小。其中，锁相环的精度依赖于鉴相器(PD，Phase Detector)技术。在传统的数字锁相环的鉴相器模块中，采用高频时钟来计算相位差的宽度，但是该技术面临着许多限制。首先，通常采用的逻辑芯片为现场可编程门阵列(FPGA，Field Programmable Gata Array)，其无法支持超高时钟频率；其次，高速FPGA意味着高成本，这对于商业产品来说是不可行的。在鉴相器中采用相位差计数器时钟来计算相位差脉冲的宽度，因此，其计数器时钟是主要的瓶颈。例如，计数器时钟的频率为200MHz，则其检测精度为5纳秒，这意味着，当相位差脉冲宽度小于5纳秒时，无法通过该鉴相器检测到其真实的相位差。并且，在现有技术下，用户唯有需要花费极高的成本来获得更高精度的鉴相器，以解决该问题。
技术实现思路
本专利技术的目的是提供一种检测相位差的方法、鉴相器及数字锁相环。根据本专利技术的一个方面，提供一种采用鉴相器来检测相位差的方法，所述鉴相器包括相位差计数器、相位差方向模块、异或门，其中，所述相位差检测器还包括移相电路，所述方法包括以下步骤：a利用相位差脉冲的电压对移相电路进行充放电，以获得与该移相电路充放电过程相对应的第一信号，其中，所述第一信号为模拟信号；b获取与该第一信号相对应的数字信号；c通过计数时钟对所述数字信号进行测量，以获得与所述相位差脉冲对应的相位差数据。根据本专利技术的一个方面，还提供一种鉴相器，其中，所述鉴相器包括相位差计数器、相位差方向模块、异或门，其中，所述相位差检测器还包括：移相电路，用于利用相位差脉冲的电压进行充放电，以获得与该充放电过程相对应的第一信号，其中，所述第一信号为模拟信号；获取装置，用于获取与该第一信号相对应的数字信号；其中，所述相位差计数器用于通过计数时钟对所述数字信号进行测量，以获得与所述相位差脉冲对应的相位差数据。根据本专利技术的一个方面，还提供一种数字锁相环，其中，所述数字锁相环包括数字环路滤波器、数模转换器、压控振荡器、数字分频器、以及所述鉴相器。与现有技术相比，本专利技术具有以下优点：本专利技术对相位差脉冲的脉宽通过相移电路进行放大，从而可利用现有的计数时钟，对脉宽较小的相位差脉冲，例如，小于5纳秒情况下的相位差脉冲进行精确地测量。从而在无需过多增加成本的情况下，有效地提升了测量精度。附图说明通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：图1示意出了一种数字锁相环的结构示意图。图2示意出了现有技术中的鉴相器的结构示意图；图3示意出了根据本专利技术的一种鉴相器的结构示意图；图4示意出了根据本专利技术的一个优选实施例的鉴相器的结构示意图；图5示意出了根据本专利技术一种检测相位差的方法流程图；图6示意出了根据本专利技术中的各个信号分别对应的波形示意图。附图中相同或相似的附图标记代表相同或相似的部件。具体实施方式下面结合附图对本专利技术作进一步详细描述。图1示意出了一种数字锁相环的结构示意图。根据本专利技术的数字锁相环包括数字环路滤波器(DLF，Digital Loop Filter)、数模转换器(DAC，Digital Signal to Analog Signal Convertor)、压控振荡器(VOC，Voltage Controller Oscillator)、数字分频器(DD，Digital Divider)以及鉴相器(PD，Phase Detector)。优选地，DLF可采用低通滤波器(LPF，Low Pass Filter)来实现。压控振荡器可采用恒温振荡器(OCXO，Oven Controlled Crystal Oscillator)来实现。数字环路滤波器读取来自鉴相器的相位差数据，并将与该相位差数据对应的信息发送至数模转换器，数模转换器将该信息转换为模拟电压，以控制压控振荡器的时钟频率，压控振荡器基于模拟电压产生压控振荡时钟，并经过数字分频器后转换为系统秒脉冲(1PPS)，鉴相器根据该来自压控振荡器的系统秒脉冲，以及来自GPS模块的GPS秒脉冲，产生相位差脉冲并对其进行检测以获得相位差数据，以供数字环路滤波器读取。参考图2，图2示意出了一种现有技术中的鉴相器的结构示意图。其中，所述鉴相器包括相位差计数器(PDC，Phase Difference Counter)、相位差方向检测模块(PDD，Phase Difference Detector)、异或门(XOR)。其中，异或门根据系统秒脉冲以及GPS秒脉冲输出相位差脉冲，相位差计时器根据计数时钟对该相位差脉冲进行检测。接着，参照图3，图3示意出了根据本专利技术的一种鉴相器的结构示意图。根据图3所示的鉴相器还包括相移电路和获取装置。其中，所述相移电路包括用于扩大所述相位差脉冲的脉冲宽度的电路，优选地，所述相移电路包括一阶RC电路(RC Circuit)，其中，所述一阶RC电路中包含一个电容和一个电阻。相移电路利用相位差脉冲的电压进行充放电，以获得与该充放电过程相对应的第一信号。其中，所述第一信号为模拟信号。其中，当所述相位差脉冲在高电压时，所述相移电路进行充电，当所述相位差脉冲在低电压时，所述相移电路进行放电，以基于相移电路在充放电过程中的电容电压值确定第一信号。具体的，当所述相位差脉冲在高电压，亦即对应逻辑1时，RC电路中的电容进行充电，当所述相位差脉冲在低电压时，亦即对应逻辑0时，RC电路中的电容进行放电，并且，鉴相器基于充放电过程中该RC电路中的电容的电压值来确定第一信号。优选地，将充放电过程中RC电路的电容的电压值以V0(t)来表示，则与该第一信号对应的曲线可由以本文档来自技高网...

【技术保护点】
一种采用鉴相器来检测相位差的方法，所述鉴相器包括相位差计数器、相位差方向模块、异或门，其中，所述相位差检测器还包括移相电路，所述方法包括以下步骤：a利用相位差脉冲的电压对移相电路进行充放电，以获得与该移相电路充放电过程相对应的第一信号，其中，所述第一信号为模拟信号；b获取与该第一信号相对应的数字信号；c通过计数时钟对所述数字信号进行测量，以获得与所述相位差脉冲对应的相位差数据。

【技术特征摘要】
1.一种采用鉴相器来检测相位差的方法，所述鉴相器包括相位差计
数器、相位差方向模块、异或门，其中，所述相位差检测器还包括移相
电路，所述方法包括以下步骤：
a利用相位差脉冲的电压对移相电路进行充放电，以获得与该移相
电路充放电过程相对应的第一信号，其中，所述第一信号为模拟信号；
b获取与该第一信号相对应的数字信号；
c通过计数时钟对所述数字信号进行测量，以获得与所述相位差脉
冲对应的相位差数据。
2.根据权利要求1所述的方法，其中，所述步骤a包括以下步骤：
-当所述相位差脉冲在高电压时，对所述移相电路进行充电，当所述
相位差脉冲在低电压时，对所述移相电路进行放电，以基于充放电过程
中相移电路的电容电压值确定第一信号。
3.根据权利要求1或2所述的方法，其中，所述第一信号对应的曲
线V0(t)如以下方程式示意：
0≤t≤T0，V0(t)＝V0max*(1-e-t/(RC))；
T0＜t，V0(t)=V0(T0)*e-(t-T0/(RC));]]>其中，t为充放电时间，V0max为所述相位差脉冲的最大电压，T0为
所述相位差脉冲的原始宽度，R为所述移相电路中的电阻值，C为所述
移相电路中的电容值。
4.根据权利要求1至3中任一项所述的方法，其中，所述步骤b包
括以下步骤：
-基于参考电压，将所述第一信号转换为数字信号；
其中，所述数字信号的曲线V2(t)如下方程式所示：
Vref≤V0max*(1-e-t/(RC))   V2(t)＝1；
Vref＞V0max*(1-e-t/(RC))   V2(t)＝0；
其中，Vref为所述参考电压，t为充放电时间，V0max为相位差脉冲
的最大电压，R为所述移相电路中的电阻值，C为所述移相电路中的电

\t容值。
5.根据权利要求1至4中任一项所述的方法，其中，所述步骤b包
括以下步骤：
-将所述第一信号放大为第二信号；
-将所述第二信号转换为所述数字信号。
6.根据权利要求5所述的方法，其中，所述第二信号对应的曲线V1(t)
如以下方程式示意：
当0≤t≤T0时，m*V0(t)<VadcmaxV1(t)=m*V0max*(1-e-t/(RC))m*V0(t)≥VadcmaxV1(t)=Vadcmax;]]>当T0＜t时，m*V0(t)<VadcmaxV1(t)=m*V0(T0)*e-(t-T0/(RC)m*V0(t)≥VadcmaxV1(t)=Vadcmax;]]>其中，m为第二信号相对于第一信号的放大倍数，V0max为所述相位
差脉冲的最大电压，T0为相位差脉冲的原始宽度；R为所述移相电路中
的电阻值，C为所述移相电路中的电容值，Vadcmax为放大时的最高限定电
压。
7.根据权利要求6所述的方法，其中，所述数字信号的曲线V2(t)如
下方程式所示：
Vref≤m*V0max*(1-e-t/(RC))   V2(t)＝1；
Vref＞m*V0max*(1-e-t/(RC))   V2(t)＝0；
其中，m为第二信号相对于第一信号的放大倍数，Vref为所述参考电
压，t为充放电时间，V0max为所述相位差脉冲的最大电压，R为所述
移相电路中的电阻值，C为所述移相电路中的电容值。
8.一种鉴相器，其中，所述鉴相器包括相位差计数器、相位差方向
模块、异或门，...

【专利技术属性】
技术研发人员：周代彬，张辉，王林泉，
申请(专利权)人：上海贝尔股份有限公司，
类型：发明
国别省市：上海;31