本发明专利技术提供一种像素阵列基板与液晶显示装置。像素阵列基板包括至少一像素，该像素具有至少一像素电极单元，而该像素电极单元包含：一主干部、一渐缩部以及一分支部。依上述配置，通过主干部宽度大于金属走线宽度来避免数据线电场外漏，再同时利用分支部的渐进设计来避免液晶显示装置在组装时与上下其他层板产生对位误差，进而提升液晶显示画面的对比度。
【技术实现步骤摘要】
像素阵列基板与液晶显示装置
本专利技术涉及一种像素阵列基板，特别是指一种用于液晶显示装置的像素阵列基板。
技术介绍
针对多媒体社会的快速进步，多半受益于半导体元件或显示装置的飞跃性进步。就显示装置而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示装置（ThinFilmTransistorLiquidCrystalDisplay，TFT-LCD）已逐渐成为市场的主流。目前有些液晶显示装置的像素电极会设计成米字形。然而，此类像素电极的数据线（dataline）上会有因为电极未完全覆盖数据线，使数据线电场外漏造成漏光及液晶倒向不稳的情况。还常因漏光的现象，导致画面的对比无法提升。
技术实现思路
本专利技术提供一种像素阵列基板，能提供一种可避免数据线电场外漏的像素阵列基板。本专利技术提供一种液晶显示装置，能提供一种可提升画面对比的液晶显示装置。本专利技术像素阵列基板至少包括一像素，该像素具有至少一像素电极单元，以及一金属走线，而该像素电极单元包含一主干部，该主干部实质上平行于该金属走线，并与该金属走线重叠且该主干部的宽度大于该金属走线的宽度；在本专利技术的一个优选实施例中，该像素电极单元还包含一渐缩部以及一分支部，该渐缩部从该金属走线的侧面以沿着垂直于该金属走线的一长轴方向且朝向该长轴方向延伸，而该分支部具有两个相对于长轴方向以呈现实质上彼此对称的分支单元，每一个分支单元具有多个从渐缩部及主干部往逐渐远离长轴的方向且逐渐靠近金属走线的方向倾斜地延伸的倾斜分支。在本专利技术的一个优选实施例中，主干部的宽度比金属走线的宽度宽，且大于3μm小于10μm。在本专利技术的一个优选实施例中，渐缩部平行于金属走线所呈现的宽度（即渐缩部对称长轴方向所产生的宽度），从主干部的侧端往金属走线的方向逐渐缩短。在本专利技术的一个优选实施例中，本专利技术像素阵列基板还进一步包括一连接部，位于金属走线与长轴方向的交会处，其中两个对称的像素电极单元的渐缩部在通过连接部时彼此相连。在本专利技术的一个优选实施例中，每一个分支单元的倾斜分支实质上彼此平行且彼此分隔相同的预定距离，且每一个分支单元的倾斜分支实质上具有相同的斜倾角度。在本专利技术的一个优选实施例中，每一个分支单元的倾斜分支可分成多个第一类倾斜分支、多个第二类倾斜分支及多个第三类倾斜分支，每一个第一类倾斜分支以相同间隔距离且彼此平行地连接于渐缩部的一基础连接区，每一个第二类倾斜分支以相同间隔距离且彼此平行地连接于渐缩部的一渐缩连接区，每一个第三类倾斜分支以相同间隔距离且彼此平行地连接于主干部。在本专利技术的一个优选实施例中，渐缩部还包含一第一边以及一第二边，第一边与第二边形成一渐进角度θ，且0°＜θ＜150°。在本专利技术的一个优选实施例中，金属走线即为一数据线。在本专利技术的一个优选实施例中，本专利技术液晶显示装置可包括前述像素阵列基板、一对向基板、一液晶层以及一背光模块，液晶层配置在像素阵列基板与对向基板之间且像素阵列基板与对向基板配置在背光模块上。通过上述配置，本专利技术像素阵列基板及液晶显示装置可避免数据线电场外漏，有效抑制数据线耦合所引起的漏光与动态残影，进而提升画面对比。为了能更进一步了解本专利技术所采取的技术、方法及功效，请参阅以下有关本专利技术的详细说明、图式，相信本专利技术的目的、特征与特点，当可由此得以深入且具体地了解，然而所附图式与附件仅提供参考与说明用，并非用来对本专利技术加以限制。附图说明图1为本专利技术一实施例的像素阵列基板的平面布局示意图；图2为图1的A区域的局部放大图；以及图3为本专利技术一实施例的液晶显示装置的局部剖面图。【符号说明】主干部11渐缩部12分支部13数据线14连接部15像素阵列基板21像素电极22彩色滤光层23黑矩阵231彩色滤光膜232液晶层24共用电极25对向基板26偏振片271偏振片272背光模块28局部放大区域A数据线宽度D渐进起始长度L像素电极P主干部宽度TX轴XY轴Y渐进角度θ具体实施方式以下将通过实施例来解释本专利技术的一种像素阵列基板及液晶显示装置。需说明，本专利技术的实施例并非用以限制本专利技术需在如下所述的任何特定的环境、应用或特殊方式方能实施。因此，关于实施例的说明仅为阐释本专利技术的目的，而非用以限制本专利技术。须说明，为了方便实施方式的叙述，以下Y轴在实施例中即代表平行金属走线的方向，但其位置并不等同于Y轴，X轴即为代表远离金属走线的长轴方向，而数据线14为金属走线的一优选实施方式，然而不限制于此。请参考图1，为本专利技术一实施例的像素阵列基板的平面布局示意图。在此实施例中，本专利技术像素阵列基板（pixelarraysubstrate）可包含多个像素电极P，每一个像素电极P具有彼此相连且相对于Y轴以呈现实质上彼此对称的像素电极单元（即像素电极P的左半区域或右半区域），每一个像素电极单元包含一主干部11以及一渐缩部12。其中主干部11实质上平行于Y轴，并与一数据线14重叠（主干部11在上）且主干部11的宽度大于数据线14的宽度，在一优选实施例中，主干部11的宽度比数据线14的宽度宽超过3μm；渐缩部12从主干部11的侧面开始，沿着X轴朝Y轴的方向延伸，在一优选实施例中，渐缩部12平行于Y轴所呈现的宽度（即渐缩部12对称X轴所产生的宽度），从主干部11的侧端往Y轴的方向逐渐缩短，渐缩部12还包含一分支部13，分支部13具有两个相对于X轴实质上彼此对称的分支单元，每一个分支单元具有多个从渐缩部12及主干部11往逐渐远离X轴且逐渐靠近Y轴的方向倾斜延伸的倾斜分支。更详细而言，在本专利技术的一个优选实施例中，一个像素电极P内共有四个分支单元，以X轴与Y轴交会而定义出第一象限、第二象限、第三象限及第四象限而言，四个分支单元则分别位于第一象限、第二象限、第三象限及第四象限内，此外，其中每一个所述分支单元的多个倾斜分支实质上彼此平行且彼此分隔相同的预定距离，且每一个分支单元的多个倾斜分支实质上具有相同的斜倾角度。在一优选实施例中，本专利技术像素阵列基板可还包含一连接部15，位于X轴与Y轴的交会处，且两个像素电极单元的渐缩部12通过连接部15彼此相连。请参考图2，为图1的A区域的局部放大图，可知在一实施例中，本专利技术像素阵列基板的分支部13的倾斜分支可分成多个第一类倾斜分支、多个第二类倾斜分支及多个第三类倾斜分支，每一个第一类倾斜分支以相同间隔距离且彼此平行地连接于渐缩部12的一基础连接区（图2左侧连接于渐缩部12的倾斜分支，可视同权利项中所述第一边），每一个第二类倾斜分支以相同间隔距离且彼此平行地连接于渐缩部12的一渐缩连接区（图2中段连接于渐缩部12的倾斜分支，可视同权利项中所述第二边），每一个第三类倾斜分支以相同间隔距离且彼此平行地连接于主干部11，其中基础连接区与渐缩连接区形成一渐进角度θ，且渐缩连接区的起始位置与本像素的定义边界形成一渐进起始长度L，在一优选实施例中，渐进角度θ＜150°且L＜3μm。如此配置，不但能避免本专利技术像素电极在组装时与上下其他层板产生对位误差，还可以有效抑制边缘暗纹内拓的发生。继续参考图2，可知在一实施例中，本专利技术像素阵列基板的主干部11具有一宽度T，数据线14具有一宽度D，且T＞D，在一优选实施例中，T－D＞3μm。如此配置，可使主干部11（也即薄膜晶体管ITO层）全面覆本文档来自技高网...
【技术保护点】
一种像素阵列基板，其特征在于，所述像素阵列基板包含至少一像素及至少一金属走线，且所述像素包含至少一像素电极单元，所述像素电极单元包含：一主干部，所述主干部平行于所述金属走线，所述主干部与所述金属走线重叠且所述主干部的宽度大于所述金属走线的宽度。
【技术特征摘要】
1.一种像素阵列基板，其特征在于，所述像素阵列基板包含至少一像素及至少一金属走线，且所述像素包含至少一像素电极单元，所述像素电极单元包含：一主干部，所述主干部平行于所述金属走线，所述主干部全面覆盖所述金属走线且所述主干部的宽度大于所述金属走线的宽度。2.根据权利要求1所述的像素阵列基板，其特征在于，所述主干部的宽度与所述金属走线的宽度之间的宽度差值大于3μm小于10μm。3.根据权利要求1所述的像素阵列基板，其特征在于，所述像素电极单元还包含至少一渐缩部以及至少一分支部，所述渐缩部从所述主干部的边缘以沿着垂直于所述金属走线的一长轴方向延伸，所述分支部连接于所述渐缩部的边缘，且所述分支部具有多个倾斜分支。4.根据权利要求3所述的像素阵列基板，其特征在于，所述渐缩部的平行于所述金属走线的宽度从连接于所述主干部的所述渐缩部的边缘往远离所述金属走线的方向逐渐缩短。5.根据权利要求3所述的像素阵列基板，其特征在于，所述像素阵列基板还进一步包括一连接部，所述连接部位于所述长轴方向与所述金属走线的交会处，且两个所述像素电极单元的两个所述渐缩部通过所述连接部彼此相连。6.根据权利要求3所述的像素阵列基板，其特征在于，每一个所述分支部的所述多个倾斜分支彼此平行且彼此分隔相同的预定距离，且每一个所述分支部的所述...
【专利技术属性】
技术研发人员：陈明宏，林楙翔，陈英仁，谢志勇，
申请(专利权)人：群创光电股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。