半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件，其包括衬底、化合物半导体层和第一半导体图案和第二半导体图案。衬底包括第一区和第二区。第一半导体图案位于第一区的化合物半导体层上，并包括元素半导体。第二半导体图案位于第二区的化合物半导体层上，并包括III-V族半导体材料。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2013年6月24日提交的标题为“”的韩国专利申请N0.10-2013-0072435的优先权，其内容全文以引用方式并入本文中。
本文描述的一个或多个实施例涉及一种半导体器件。
技术介绍
为了减小半导体器件中所用的晶体管的尺寸，正在不断地作出努力。随着晶体管的尺寸减小，栅极和沟道的长度也按比例减小。这继而增大了沟道中电荷的散射并产生了电荷迁移率的降低。降低的电荷迁移率妨碍提高晶体管饱和电流。
技术实现思路
根据一个实施例，一种半导体器件包括:衬底，其包括第一区和第二区；化合物半导体层，其位于衬底上；第一半导体图案，其位于第一区的化合物半导体层上，所述第一半导体图案包括元素半导体；以及第二半导体图案，其位于第二区的化合物半导体层上，所述第二半导体图案包括II1-V族半导体材料。 半导体器件可包括第一缓冲图案，其位于化合物半导体层与第二半导体图案之间，其中所述第一缓冲图案包括II1-V族半导体材料。半导体器件可包括第二缓冲图案，其位于化合物半导体层与第一缓冲图案之间，其中第二缓冲图案和第一缓冲图案包括不同的材料。第二缓冲图案可包括元素半导体。 半导体器件可包括缓冲图案，其位于化合物半导体层与第二半导体图案之间，其中所述缓冲图案包括元素半导体。缓冲图案和第一半导体图案可形成在相同水平。 半导体器件可包括位于第二半导体图案上的覆盖图案。覆盖图案可包括II1-V族半导体材料。覆盖图案可包括第一能带隙，并且第二半导体图案可包括小于第一能带隙的第二能带隙。 半导体器件可包括位于第一半导体图案与化合物半导体层之间的第一插入图案。半导体器件可包括位于化合物半导体层与第二半导体图案之间的第二插入图案，其中第一插入图案和第二插入图案处于相同水平。第一插入图案和第二插入图案中的每一个可包括具有相对于第一半导体图案的蚀刻选择性的材料。 半导体器件可包括位于化合物半导体层上的插入层，其中第一半导体图案和第二半导体图案位于插入层上。衬底可为硅衬底，并且第一半导体图案可包括锗。化合物半导体层可包括锗化硅层。第一区可包括P型晶体管区，并且第二区可包括N型晶体管区。 根据另一实施例，一种半导体器件包括:硅衬底，其包括第一区和第二区；化合物半导体层，其位于硅衬底上；第一晶体管，其位于第一区中的化合物半导体层上；以及第二晶体管，其位于第二区中的化合物半导体层上，其中第一晶体管包括:位于化合物半导体层上的锗沟道层；和位于锗沟道层上并与锗沟道层交叉的第一栅电极，并且其中第二晶体管包括:位于化合物半导体层上包括锗的第一缓冲图案；位于第一缓冲图案上包括第一II1-V族半导体材料的II1-V族半导体沟道层；和位于II1-V族半导体沟道层上与II1-V族半导体沟道层交叉的第二栅电极。 第一晶体管可包括位于锗沟道层与化合物半导体层之间的第一插入图案，第二晶体管可包括位于第一缓冲图案与II1-V族半导体沟道层之间的第二插入图案，并且第一插入图案和第二插入图案可处于相同水平。第一缓冲图案和至少一部分锗沟道层可处于相同水平。第一插入图案和第二插入图案中的每一个可包括具有相对于锗的蚀刻选择性的材料。 半导体器件可包括第二缓冲图案，其位于II1-V族半导体沟道层与第一缓冲图案之间，其中第二缓冲图案包括第二 II1-V族半导体材料，第二 II1-V族半导体材料的能带隙大于第一 II1-V族半导体材料的能带隙。 半导体器件可包括覆盖图案，其位于II1-V族半导体沟道层与第二栅电极之间，其中覆盖图案包括第三II1-V族半导体材料，第三II1-V族半导体材料的能带隙大于第一II1-V族半导体材料的能带隙。 根据另一实施例，一种半导体器件包括:衬底；位于衬底上的化合物半导体层?’第一鳍式有源图案，其位于化合物半导体层上，并包括锗沟道层；第二鳍式有源图案，其位于化合物半导体层上，与第一鳍式有源图案间隔开，所述第二鳍式有源图案包括II1-V族半导体沟道层，所述II1-V族半导体沟道层包括第一 II1-V族半导体；第一栅电极，其与第一鳍式有源图案交叉；以及第二栅电极，其与第二鳍式有源图案交叉。 半导体器件可包括缓冲图案，其位于II1-V族半导体沟道层与化合物半导体层之间，其中缓冲图案包括第二 II1-V族半导体，第二 II1-V族半导体的能带隙大于第一 II1-V族半导体的能带隙的。 半导体器件可包括缓冲图案，其位于II1-V族半导体沟道层与化合物半导体层之间，其中缓冲图案包括锗元素半导体。 根据另一实施例，一种半导体器件包括:衬底；位于衬底上的缓冲层；以及位于缓冲层上的半导体图案，其中衬底具有第一晶格常数，缓冲层具有第二晶格常数，并且半导体图案具有第三晶格常数，并且其中第二晶格常数介于第一和第三晶格常数之间。第二晶格常数可大于衬底的第一晶格常数并小于第三晶格常数。 半导体图案基于第二晶格常数和第三晶格常数之间的差异而可具有双轴压应力。缓冲层的厚度可小于或等于临界厚度。缓冲层可包括第一区和第二区，第一区位于第二区上方，并且第一区的缺陷密度可小于第二区的缺陷密度。 【附图说明】 通过参照附图详细描述示例性实施例，特征将对于本领域技术人员变得清楚，图中: 图1示出了半导体器件的第一实施例； 图2示出了图1中第一应变驰豫缓冲层的功能； 图3A示出了半导体器件的第二实施例，以及图3B示出了图3A中的半导体器件的修改示例； 图4示出了半导体器件的第三实施例； 图5示出了半导体器件的第四实施例； 图6示出了半导体器件的第五实施例； 图7A示出了半导体器件的第六实施例，以及图7B示出了图7A中的半导体器件的修改示例； 图8示出了半导体器件的第七实施例； 图9示出了沿着图8中的剖切线A-A和B-B截取的示图； 图10示出了半导体器件的第八实施例； 图11示出了半导体器件的第九实施例； 图12示出了半导体器件的第十实施例； 图13示出了半导体器件的第十一实施例； 图14示出了半导体器件的第十二实施例； 图15示出了半导体器件的第十三实施例； 图16示出了电子系统的实施例； 图17和图18示出了半导体系统的实施例； 图19至图22示出了用于制造半导体器件的方法的第一实施例； 图23至图26示出了用于制造半导体器件的方法的第二实施例； 以及 图27示出了用于制造半导体器件的方法的第三实施例。 【具体实施方式】 下文中参照附图更加全面地描述示例实施例；然而，示例实施例可按照许多不同的形式实现，并且不应理解为限于本文阐述的实施例。相反，提供这些实施例以使得本公开将是彻底和完整的，并且将把示例性实施方式传递给本领域技术人员。 在附图中，为了清楚起见，可夸大层和区的尺寸。还应该理解，当一层或元件被称作“位于”另一层或衬底“上”时，所述一层或元件可直接“位于”所述另一层或衬底“上”，或者也可存在中间层。此外，应该理解，当一层被称作“位于”另一层“下方”时，所述一层可直接“位于下方”，或者也可存在一个或多个中间层。另外，还应该理解，当一层被称作位于两层“之间”时，所述一层可为所述两层之间的唯一层，或者也可存在一个或多个中间层。相同的附图标记始终指代相同的元件。本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底，其包括第一区和第二区；化合物半导体层，其位于所述衬底上；第一半导体图案，其位于所述第一区的化合物半导体层上，所述第一半导体图案包括元素半导体；以及第二半导体图案，其位于所述第二区的化合物半导体层上，所述第二半导体图案包括III‑V族半导体材料。

【技术特征摘要】
2013.06.24 KR 10-2013-00724351.一种半导体器件，包括: 衬底，其包括第一区和第二区； 化合物半导体层，其位于所述衬底上； 第一半导体图案，其位于所述第一区的化合物半导体层上，所述第一半导体图案包括元素半导体；以及 第二半导体图案，其位于所述第二区的化合物半导体层上，所述第二半导体图案包括II1-V族半导体材料。2.根据权利要求1所述的半导体器件，还包括: 第一缓冲图案，其位于所述化合物半导体层与所述第二半导体图案之间，其中所述第一缓冲图案包括II1-V族半导体材料。3.根据权利要求2所述的半导体器件，还包括: 第二缓冲图案，其位于所述化合物半导体层与所述第一缓冲图案之间，其中所述第二缓冲图案和所述第一缓冲图案包括不同的材料。4.根据权利要求3所述的半导体器件，其中所述第二缓冲图案包括元素半导体。5.根据权利要求1所述的半导体器件，还包括: 缓冲图案，其位于所述化合物半导体层与所述第二半导体图案之间，其中所述缓冲图案包括元素半导体。6.根据权利要求1所述的半导体器件，还包括: 覆盖图案，其位于所述第二半导体图案上。7.根据权利要求6所述的半导体器件，其中所述覆盖图案包括II1-V族半导体材料。8.根据权利要求6所述的半导体器件，其中: 所述覆盖图案包括第一能带隙，并且 所述第二半导体图案包括小于所述第一能带隙的第二能带隙。9.根据权利要求1所述的半导体器件，还包括: 第一插入图案，其位于所述第一半导体图案与所述化合物半导体层之间。10.根据权利要求9所述的半导体器件，还包括: 第二插入图案，其位于所述化合物半导体层与所述第二半导体图案之间，其中所述第一插入图案和所述第二插入图案处于相同水平。11.根据权利要求1所述的半导体器件，还包括: 插入层，其位于所述化合物半导体层上， 其中所述第一半导体图案和所述第二半导体图案位于所述插入层上。12.根据权利要求1所述的半导体器件，其中: 所述衬底是硅衬底，并且 所述第一半导体图案包括锗。13.根据权利要求1所述的半导体器件，其中所述化合物半导体层包括锗化硅层。14.一种半导体器件，包括: 硅衬底，其包括第一区和第二区； 化合物半导体层，其位于所述硅衬底上； 第一晶体管，其位于所述第一区中的化合物半导体层上；以及 第...

【专利技术属性】
技术研发人员：权兑勇，金相秀，梁正吉，崔正达，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR