一种基于FPGA的卫星星务计算机在轨重构系统及方法技术方案

一种基于FPGA的卫星星务计算机在轨重构系统，包括，一内部集成CPU内核的星务FPGA芯片；一控制FPGA芯片用于接收通过卫星的一通信模块上传的在轨重构所需配置文件并转存至一SPI闪存单元中，并对星务FPGA芯片的在轨重构进行控制；SPI闪存单元用于存储在轨重构所需配置文件；其中，在运行JTAG配置模式实现在轨重构时，由控制FPGA芯片从SPI闪存单元中读出JTAG配置模式所需的配置文件，向星务FPGA芯片发送配置数据；在运行SPI配置模式实现在轨重构时，控制FPGA芯片通知星务FPGA芯片启动SPI配置模式，并由星务FPGA芯片从SPI闪存单元中读取SPI配置模式所需的配置文件。

【技术实现步骤摘要】
—种基于FPGA的卫星星务计算机在轨重构系统及方法
本专利技术涉及航空航天以及电子科学
，具体的说，是一种基于Flash型FPGA的微纳卫星星务计算机在轨重构系统及方法。
技术介绍
随着航空航天以及电子科学技术的快速发展，低成本，低重量，高功能密度的微纳卫星技术已成为航天领域的热门话题。微纳卫星已经广泛应用于对地观测、电子侦察、通信、导航、空间科学探测、空间探测和新技术试验等众多领域，已成为空间技术的重要组成部分。 微纳卫星的星务计算机(0BC)，通常以基于中央处理器芯片(CPU)的单片机结合一定的外围电路实现星上的实时星上数据处理(OBDH)与控制。然而，传统的指令系统式CPU在处理指令时，以读出-执行的串行方式执行读出指令，并采用中断的形式响应外部请求，这种处理方式的控制与运算能力强，但是时序控制较弱，处理复杂的组合逻辑能力较弱，在指令周期较长、并发事件多且中断频繁时，单片机处理能力严重下降。 近年来，由于在设计灵活性、处理能力以及可重复性编程等方面的优势，现场可编程门阵列(FPGA)在空间任务中应用越来越广泛。现场可编程门阵列(FPGA)上电工作时，其内部逻辑单元并行执行配置时定义的功能，其对复杂的组合逻辑有着较强的处理能力，时序能力强。另外，FPGA的I/O数目远比CPU芯片多，同时其并行的处理指令方式对多I/O控制有独到的优势。Microsemi公司的flash型Smartfus1n2或者Smartfus1n FPGA,其内部集成了 ARM Cortex-M3的CPU内核，以这一类器件为核心处理芯片开发FPGA结合CPU的嵌入式星务系统，可以结合FPGA的并行处理能力与CPU的控制运算能力，使FPGA与CPU的性能互补，将星务系统的功能最优化。同时，CPU与FPGA集成于同一款ASIC器件上，提高了系统集成度与功能密度。另外，flash型FPGA的低功耗、可重复编程与安全性高的优势，可增加设计的灵活性与可靠性。 Flash型FPGA在空间应用中的具有独到的优势，其集高可靠性与可重复配置性于一体。通常，可将flash型FPGA的JTAG配置端口连接到计算机，通过开发平台软件对其重新配置，然而，一旦卫星发射升空，即不能再度利用JTAG端口对FPGA进行配置。研究基于flash型FPGA的在轨重配方案，在保证系统高可靠性的同时，不仅可以极大程度提高星务设计的灵活性，还可使卫星的在轨功能多样化，根据任务的需求对在轨的卫星进行功能重新定义，一星多用将成为可能。另外，基于FPGA的在轨重配技术，对于快速响应等空间应用以及软件无线电等前沿技术的发展，都有非常重要的推动作用。
技术实现思路
本专利技术的目的在于，提供一种基于FPGA的卫星星务计算机在轨重构系统及方法，其能够提供两种在轨重构的方案，并结合单粒子事件抗辐射加固措施，可使本专利技术在低轨道任务中灵活应用，并保证了重构过程的可靠性。 为实现上述目的，本专利技术提供了一种基于FPGA的卫星星务计算机在轨重构系统，包括，一内部集成CPU内核的星务FPGA芯片，用于实现星务功能；一控制FPGA芯片，用于接收通过卫星的一通信模块上传的在轨重构所需配置文件并转存至一 SPI闪存单元中，并对所述星务FPGA芯片的在轨重构进行控制，其中，所述在轨重构所需配置文件包括JTAG配置模式所需的配置文件或SPI配置模式所需的配置文件；所述SPI闪存单元，用于存储所述在轨重构所需配置文件；其中，在运行JTAG配置模式实现在轨重构时，由所述控制FPGA芯片从所述SPI闪存单元中读出JTAG配置模式所需的配置文件，向所述星务FPGA芯片发送配置数据，以完成重新配置；在运行SPI配置模式实现在轨重构时，所述控制FPGA芯片通知所述星务FPGA芯片启动SPI配置模式，并由所述星务FPGA芯片从所述SPI闪存单元中读取SPI配置模式所需的配置文件，以完成重新配置。 为实现上述目的，本专利技术还提供了一种基于FPGA的卫星星务计算机在轨重构方法，包括以下步骤:(1)控制FPGA芯片接收地面端上传的在轨重构所需配置文件；(2)所述控制FPGA芯片根据所述在轨重构所需配置文件判断配置模式采用JTAG配置模式或SPI配置模式，若采用JTAG配置模式则执行步骤(3)，若采用SPI配置模式则执行步骤(4); (3)所述控制FPGA芯片将所述在轨重构所需配置文件存入第一 SPI闪速存储器，并采用JTAG配置模式对星务FPGA芯片重新配置完成在轨重构；(4)所述控制FPGA芯片将所述在轨重构所需配置文件存入第二 SPI闪速存储器，并采用SPI配置模式对星务FPGA芯片重新配置完成在轨重构。 本专利技术的优点在于:I)使用灵活:可根据星务的实际运行情况，灵活选用两种不同的配置方法(JTAG配置模式或SPI配置模式)进行星务计算机的在轨重构；可分别对星务计算机中的FPGA逻辑单元和/或CPU内核软件进行重新配置；控制FPGA芯片和星务FPGA芯片的选型灵活性、I/O分配灵活，用户可根据需求选择功能适合的FPGA器件，分别作为控制FPGA芯片和星务FPGA芯片，同时控制FPGA芯片的I/O分配灵活可选；星务FPGA芯片的功能在重新配置后可灵活实现各种功能，满足不同任务的需求；2)可靠性高:控制FPGA芯片采用高可靠且经过在轨验证的flash型或者反熔丝型FPGA，同时对其逻辑单元采用多种抗辐射加固措施，保证了整个重新配置过程的安全可罪；3)成本低:星务FPGA芯片采用工业级flash型FPGA，其成本不到2000元，控制FPGA芯片采用高等级的flash型或者反熔丝型FPGA，成本大约为几万元，相比于现有高等级大容量的SRAM型FPGA往往成本达几十万元而言，本专利技术成本极低；4)功耗低:本专利技术中功耗的主要来源是大容量星务FPGA芯片的功耗，星务FPGA芯片采用flash型器件，其功耗远比现有SRAM型FPGA低，选用的控制FPGA芯片也是低功耗器件,因此整体功耗低。 【附图说明】 图1，本专利技术所述的基于FPGA的卫星星务计算机在轨重构系统的架构图；图2，本专利技术所述对FPGA逻辑单元加固示意图；图3，本专利技术所述对SRAM进行EDAC校验流程图； 图4，本专利技术所述的基于FPGA的卫星星务计算机在轨重构系统的启动方法流程图；图5，本专利技术所述的基于FPGA的卫星星务计算机在轨重构系统在轨重构方法流程图； 图6，本专利技术一实施例所述的基于FPGA的卫星星务计算机在轨重构方法流程图。 缩略语和关键术语定义: OBC:On-Board Computer 星务计算机 OBDH:On-Board Data Handling 星上数据处理 ADC:Amplitude-Digital-Convertor 幅度数字转换器 FPGA:FieId-ProgrammabIe-Gate-Arrays 现场可编程门阵列 CPU:Central Processing Unit 中央处理器 SEU: Single-Event-Upset 单粒子翻转 SRAM: Static Random Access Memory 静态随机存储器 PCB: Printed Circuit board 印刷本文档来自技高网...

【技术保护点】
一种基于FPGA的卫星星务计算机在轨重构系统，其特征在于，包括， 一内部集成CPU内核的星务FPGA芯片，用于实现星务功能； 一控制FPGA芯片，用于接收通过卫星的一通信模块上传的在轨重构所需配置文件并转存至一SPI闪存单元中，并对所述星务FPGA芯片的在轨重构进行控制，其中，所述在轨重构所需配置文件包括JTAG配置模式所需的配置文件或SPI配置模式所需的配置文件； 所述SPI闪存单元，用于存储所述在轨重构所需配置文件； 其中，在运行JTAG配置模式实现在轨重构时，由所述控制FPGA芯片从所述SPI闪存单元中读出JTAG配置模式所需的配置文件，向所述星务FPGA芯片发送配置数据，以完成重新配置；在运行SPI配置模式实现在轨重构时，所述控制FPGA芯片通知所述星务FPGA芯片启动SPI配置模式，并由所述星务FPGA芯片从所述SPI闪存单元中读取SPI配置模式所需的配置文件，以完成重新配置。

【技术特征摘要】
1.一种基于FPGA的卫星星务计算机在轨重构系统，其特征在于，包括， 一内部集成CPU内核的星务FPGA芯片，用于实现星务功能； 一控制FPGA芯片，用于接收通过卫星的一通信模块上传的在轨重构所需配置文件并转存至一 SPI闪存单元中，并对所述星务FPGA芯片的在轨重构进行控制，其中，所述在轨重构所需配置文件包括JTAG配置模式所需的配置文件或SPI配置模式所需的配置文件； 所述SPI闪存单元，用于存储所述在轨重构所需配置文件； 其中，在运行JTAG配置模式实现在轨重构时，由所述控制FPGA芯片从所述SPI闪存单元中读出JTAG配置模式所需的配置文件，向所述星务FPGA芯片发送配置数据，以完成重新配置；在运行SPI配置模式实现在轨重构时，所述控制FPGA芯片通知所述星务FPGA芯片启动SPI配置模式，并由所述星务FPGA芯片从所述SPI闪存单元中读取SPI配置模式所需的配置文件，以完成重新配置。2.根据权利要求1所述的星务计算机在轨重构系统，其特征在于，所述星务FPGA芯片、控制FPGA芯片以及SPI闪存单元集成在单块印刷电路板中。3.根据权利要求1所述的星务计算机在轨重构系统，其特征在于，所述在轨重构所需配置文件包括星务FPGA芯片中FPGA逻辑单元的配置信息和/或CPU内核的软件代码。4.根据权利要求1所述的星务计算机在轨重构系统，其特征在于，所述控制FPGA芯片进一步包括三模冗余模块以及滤波电路；所述三模冗余模块，用于对所述控制FPGA芯片的逻辑单元进行三倍模块的冗余，并采用三选二的机制得到输出结果；所述滤波电路，用于对所述控制FPGA芯片的输入输出I/O做单粒子瞬态脉冲滤波。5.根据权利要求1所述的星务计算机在轨重构系统，其特征在于，所述控制FPGA芯片进一步包括CRC校验模块，所述CRC校验模块用于对所述控制FPGA芯片接收的在轨重构所需配置文件的配置数据进行CRC校验。6.根据权利要求1所述的星务计算机...

【专利技术属性】
技术研发人员：秦熙，吴树范，陈雯，陈雯雯，
申请(专利权)人：上海微小卫星工程中心，
类型：发明
国别省市：上海;31