可承受过度电性应力及避免闩锁的静电放电防护电路制造技术

一种可承受过度电性应力及避免闩锁的静电放电防护电路，其包括主静电放电电路、电压电平侦测电路及静电驱动电路。主静电放电电路耦接于第一端子与第二端子之间，并包括控制端。主静电放电电路用以依据控制端的电压建立第一端子与第二端子之间的电性连接。电压电平侦测电路耦接于第一端子及第二端子之间，用以当第一端子的电压高于限定电压时，设定控制端的电压。静电驱动电路用以于发生静电放电现象时，驱动主静电放电电路。该静电放电防护电路不仅具有静电防护的功能，亦可承受过度电性应力及避免闩锁。

【技术实现步骤摘要】

本专利技术是关于一种静电放电防护电路，尤指一种同时具有电压电平侦测电路和静电驱动电路的静电放电防护电路。
技术介绍
静电放电(Electrostatic Discharge,ESD)与过度电性应力(Electrical Overstress,EOS)是造成大多数电子元件或电子系统受到破坏的主要因素，使得电子元件或电子系统暂时性失效或是造成永久性的毁坏。这种非预期电性应力破坏会导致电子元件受到伤害，影响集成电路(Integrated Circuits,IC)的电路功能而使得电子产品工作异常。静电放电破坏的产生，可能肇因于许多因素，而且往往很难避免。例如电子元件或系统在制造、组装、测试、存放等过程中，静电会累积在人体、仪器、储放设备等之中，甚至在电子元件本身也会累积静电，而人们在不知情的情况下，使这些物体相互接触，因而形成了一条放电路径，使得电子元件或系统遭到静电放电的破坏。请参考图1，图1为现有的静电放电防护电路100的电路图。静电放电防护电路100用以保护其他电路免于静电放电的破坏。静电放电防护电路100具有时间常数电路110、反相器120以及N型金属氧化物半导体(NMOS)晶体管N2。时间常数电路110由电阻RA及电容CA所组成，用以提供一时间常数。此外，NMOS晶体管N2的漏极D、源极S及栅极G分别耦接于接脚130、接地端以及反相器120的输出端。当静电放电的现象发生于接脚130时，因时间常数电路110的动作，而使得反相器120的输入端会处于低电位，进而使得NMOS晶体管N2因其栅极G处于高电位而导通，并形成接脚130与接地端之间的放电路径。此时，静电电流即可经由导通的NMOS晶体管N2即时地被导引掉。然而，当静电放电防护电路100所保护的电路进行一般操作或闩锁测试(latch up test)时，则可能因过程中发生过度电性应力(EOS)现象，而导致静电放电防护电路100所要保护的电路发生闩锁(latch up)现象。因此，现有的静电放电防护电路100并不具有承受过度电性应力及避免闩锁的功能。
技术实现思路
本专利技术提供一种静电放电防护电路，其不但具有静电防护的功能，亦可承受过度电性应力及避免闩锁。本专利技术一实施例揭露一种静电放电防护电路，其包括主静电放电电路、电压电平侦测电路以及静电驱动电路。主静电放电电路耦接于第一端子与第二端子之间，并包括控制端。主静电放电电路用以依据控制端的电压建立第一端子与第二端子之间的电性连接。电压电平侦测电路耦接于第一端子及第二端子之间，用以当第一端子的电压高于限定电压时，设定控制端的电压，以驱使主静电放电电路建立第一端子与第二端子之间的电性连接。静电驱动电路耦接于主静电放电电路的控制端，用以于发生静电放电现象时，驱使主静电放电电路建立第一端子与第二端子之间的电性连接。本专利技术实施例的静电放电防护电路通过静电驱动电路，于发生静电放电时，可使主静电放电电路形成放电路径，而提供静电放电防护的功能，以避免所要保护的内部电路遭受静电放电的破坏。此外，当第一端子的电压高于限定电压时，本专利技术实施例的静电放电防护电路通过电压电平侦测电路，驱动主静电放电电路形成放电路径，以使第一端子的电压可快速地降低。如此一来，当第一端子的电压高于限定电压但却因电压上升速度相较于静电放电的速度慢，而未能使静电驱动电路在时间常数内作动时，第一端子过高的电压仍可致能电压电平侦测电路，而可成功地驱动主静电放电电路形成放电路径，以避免所要保护的内部电路因过高的电压而使元件崩溃，进而导致闩锁现象。附图说明图1为现有静电放电防护电路的电路图。图2为本专利技术静电放电防护电路的示意图。图3为本专利技术第一实施例静电放电防护电路的电路图。图4为本专利技术一实施例限定电压设定电路的电路图。图5为本专利技术另一实施例限定电压设定电路的电路图。图6为本专利技术第二实施例静电放电防护电路的电路图。图7为本专利技术第三实施例静电放电防护电路的电路图。图8为本专利技术第四实施例静电放电防护电路的电路图。图9为本专利技术第五实施例静电放电防护电路的电路图。图10为本专利技术第六实施例静电放电防护电路的电路图。图11为本专利技术第七实施例静电放电防护电路的电路图。具体实施方式请参考图2，图2为本专利技术静电放电防护电路500的示意图。静电放电防护电路500耦接于第一端子VDD与第二端子VSS之间，用以保护内部电路540免于静电放电的破坏，并避免内部电路540因在闩锁测试(latch up test)时或操作时系统上的过度电性应力(EOS)而发生闩锁现象。其中，第一端子VDD为系统的第一供电端，第二端子VSS为系统的第二供电端，而第二端子VSS可接地。静电放电防护电路500包括主静电放电电路510、电压电平侦测电路520及静电驱动电路530。主静电放电电路510耦接于第一端子VDD与第二端子VSS之间，并包括控制端Tc，用以依据控制端Tc的电压建立第一端子VDD与第二端子VSS之间的电性连接。电压电平侦测电路520耦接于第一端子VDD及第二端子VSS之间，并耦接于静电驱动电路530，用以当第一端子VDD的电压V1高于限定电压时，设定控制端Tc的电压，以驱使主静电放电电路510建立第一端子VDD与第二端子VSS之间的电性连接。其中，设定上述的限定电压的目的是避免内部电路540因电压V1过高而发生闩锁现象。换言之，倘若第一端子VDD的电压V1过高而超过上述的限定电压，电压电平侦测电路520即会通过设定控制端Tc的电压，驱使主静电放电电路510建立第一端子VDD与第二端子VSS之间的电性连接，以使过高的电压V1可即时地被降低，而避免内部电路540发生闩锁现象。静电驱动电路530耦接于主静电放电电路510的控制端Tc，用以当发生静电放电现象而使得第一端子的电压V1的瞬间变化量大于预设值时，设定控制端Tc的电压，以驱使主静电放电电路510建立第一端子VDD与第二端子VSS之间的电性连接。详言之，当静电放电电流从输入/输出垫(I/O pad)550进入时，即会使第一端子VDD的电压V1有所变动。为了保护内部电路540免于静电放电的破坏，当电压V1的瞬间变化量大于上述预设值时，静电驱动电路530会设定控制端Tc的电压，以驱使主静电放电电路510建立第一端子VDD与第二端子VSS之间的电性连接，进而使静电放电电流即时地经由主静电放电电路510排除。在本专利技术一实施例中，静电驱动电路530可提供时间本文档来自技高网...

【技术保护点】
一种静电放电防护电路，其特征在于，包括：一主静电放电电路，耦接于一第一端子与一第二端子之间，并具有一控制端，该主静电放电电路用以依据该控制端的电压建立该第一端子与该第二端子之间的电性连接；一电压电平侦测电路，耦接于该第一端子及该第二端子之间，用以当该第一端子的电压高于一限定电压时，设定该控制端的电压，以驱使该主静电放电电路建立该第一端子与该第二端子之间的电性连接；以及一静电驱动电路，耦接于该主静电放电电路的该控制端，用以当该第一端子的电压的瞬间变化量大于一预设值时，设定该控制端的电压，以驱使该主静电放电电路建立该第一端子与该第二端子之间的电性连接。

【技术特征摘要】
1.一种静电放电防护电路，其特征在于，包括：
一主静电放电电路，耦接于一第一端子与一第二端子之间，并具有一控
制端，该主静电放电电路用以依据该控制端的电压建立该第一端子与该第二
端子之间的电性连接；
一电压电平侦测电路，耦接于该第一端子及该第二端子之间，用以当该
第一端子的电压高于一限定电压时，设定该控制端的电压，以驱使该主静电
放电电路建立该第一端子与该第二端子之间的电性连接；以及
一静电驱动电路，耦接于该主静电放电电路的该控制端，用以当该第一
端子的电压的瞬间变化量大于一预设值时，设定该控制端的电压，以驱使该
主静电放电电路建立该第一端子与该第二端子之间的电性连接。
2.根据权利要求1所述的静电放电防护电路，其特征在于，该电压电平
侦测电路包括：
一第一开关，具有一第一端、一第二端以及一控制端，该第一开关的该
第一端耦接于该第一端子；
一限定电压设定电路，具有一第一端及一第二端，该限定电压设定电路
耦接于该第一开关的该控制端与该第二端子之间，用于当该第一端子的电压
高于该限定电压时，建立该限定电压设定电路的该第一端及该限定电压设定
电路的该第二端之间的电性连接；
一第一电阻，具有一第一端及一第二端，该第一电阻的该第一端耦接于
该第一开关的该第二端，该第一电阻的该第二端耦接于该第二端子；以及
一第二开关，具有一第一端、一第二端以及一控制端，该第二开关的该
第一端耦接于该静电驱动电路，该第二开关的该第二端耦接于该第二端子，
该第二开关的该控制端耦接于该第一开关的该第二端及该第一电阻的该第
一端。
3.根据权利要求1所述的静电放电防护电路，其特征在于，该电压电平

\t侦测电路包括：
一电阻，具有一第一端及一第二端，该电阻的该第二端耦接于该第二端
子；
一限定电压设定电路，具有一第一端及一第二端，该限定电压设定电路
的该第一端耦接于该第一端子，该限定电压设定电路的该第二端耦接于该电
阻的该第一端，该限定电压设定电路用于当该第一端子的电压高于该限定电
压时，建立该限定电压设定电路的该第一端及该限定电压设定电路的该第二
端之间的电性连接；以及
一开关，具有一第一端、一第二端以及一控制端，该开关的该第一端耦
接于该静电驱动电路，该开关的该第二端耦接于该第二端子，该开关的该控
制端耦接于该限定电压设定电路的该第二端及该电阻的该第一端。
4.根据权利要求1所述的静电放电防护电路，其特征在于，该电压电平
侦测电路包括：
一限定电压设定电路，具有一第一端及一第二端，该限定电压设定电路
的该第一端耦接于该第一端子，该限定电压设定电路用于当该第一端子的电
压高于该限定电压时，建立该限定电压设定电路的该第一端及该限定电压设
定电路的该第二端之间的电性连接；
一第一开关，具有一第一端、一第二端以及一控制端，该第一开关的该
第一端耦接于该限定电压设定电路的该第二端；
一第一电阻，具有一第一端及一第二端，该第一电阻的该第一端耦接于
该第一开关的该控制端，该第一电阻的该第二端耦接于该第二端子；
一第二电阻，具有一第一端及一第二端，该第二电阻的该第一端耦接于
该第一开关的该第二端，该第二电阻的该第二端耦接于该第二端子；以及
一第二开关，具有一第一端、一第二端以及一控制端，该第二开关的该
第一端耦接于该静电驱动电路，该第二开关的该第二端耦接于该第二端子，

\t该第二开关的该控制端耦接于该第一开关的该第二端及该第二电阻的该第
一端。
5.根据权利要求1所述的静电放电防护电路，其特征在于，该电压电平
侦测电路包括：
一第一开关，具有一第一端、一第二端以及一控制端，该第一开关的该
第一端耦接该第一端子；
一限定电压设定电路，具有一第一端及一第二端，该限定电压设定电路
耦接于该第一开关的该控制端及该第二端子之间，该限定电压设定电路用于
当该第一端子的电压高于该限定电压时，建立该限定电压设定电路的该第一
端及该限定电压设定电路的该第二端之间的电性连接；
一第一电阻，具有一第一端及一第二端，该第一电阻的该第一端耦接于
该第一开关的该第二端，该第一电阻的该第二端耦接于该第二端子；以及
一第二开关，具有一第一端、一第二端以及一控制端，该第二开关的该
第一端耦接于该主静电放电电路的该控制端，该第二开关的该控制端耦接该
第一开关的该第二端及该第一电阻的该第一端，该第二开关的该第二端耦接
该第二端子。
6.根据权利要求2或5所述的静电放电防护电路，其特征在于，该电压
电平侦测电路还包括：
一第二电阻，与该限定电压设定电路串联于该第一开关的该控制端与该
第二端子之间。
7.根据权利要求1所述的静电放电防护电路，其特征在于，该电压电平
侦测电路包括：
一第一电阻，具有一第一端...

【专利技术属性】
技术研发人员：黄明源，纪丽红，
申请(专利权)人：普诚科技股份有限公司，
类型：发明
国别省市：中国台湾;71