一种双栅极沟槽MOS单元及其制备方法技术

本发明专利技术提供了一种双栅极沟槽MOS单元及其制备方法，其中，双栅极沟槽MOS单元包括第一栅极及其第一栅极绝缘层，其中，所述第一栅极绝缘层为氮化硅层。采用上述方案，本发明专利技术采用氮化硅层隔离氧气，有利于防止氧化，并且简化工艺流程，降低缺陷，提升良率，具有很高的市场应用价值。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种双栅极沟槽MOS单元及其制备方法，其中，双栅极沟槽MOS单元包括第一栅极及其第一栅极绝缘层，其中，所述第一栅极绝缘层为氮化硅层。采用上述方案，本专利技术采用氮化硅层隔离氧气，有利于防止氧化，并且简化工艺流程，降低缺陷，提升良率，具有很高的市场应用价值。【专利说明】一种双栅极沟槽MOS单元及其制备方法
本专利技术涉及双栅极沟槽MOS技术，尤其涉及的是，一种双栅极沟槽MOS单元及其制备方法。
技术介绍
一般的双栅极（dual gate)沟槽 MOS (Metal-Oxide-Semiconductor,金属氧化物半导体管）在形成沟槽后，该双栅极沟槽MOS结构在金属层下面的结构，即所形成后的氧化层，作为栅极绝缘层，如图I所示，包括硅衬底101、第一栅极氧化层102、第一栅极103、栅极间绝缘氧化层104、第二栅极氧化层105与第二栅极106。 例如，中国专利201010104006. 5公开了一种将杂质离子掺杂至双栅极的方法，其包括：将第一导电型杂质离子掺杂至具有第一区域及第二区域的半导体衬底上方的栅极导电层，其中利用浓度梯度来实施该掺杂以使栅极导电层上部的掺杂浓度高于下部的掺杂浓度，使用用于露出第二区域中栅极导电层的一部分的掩模，将第二导电型杂质离子掺杂至第二区域的栅极导电层的部分，和通过实施热处理来扩散该第一导电型杂质离子及该第二导电型杂质离子。 又如，中国专利201110142449. 8提出了一种带通道截止沟槽的双栅极氧化物沟槽MOSFET及三或四掩膜工艺。该半导体器件含有多个栅极电极，形成在位于半导体衬底有源区中的沟槽中。第一栅极滑道形成在衬底中，并且电连接到栅极电极上，其中第一栅极滑道包围着有源区。第二栅极滑道连接到第一栅极滑道上，并位于有源区和截止区之间。截止结构包围着第一和第二栅极滑道以及有源区。截止结构含有衬底中布满绝缘物的沟槽中的导电材料，其中截止结构短接至衬底的源极或本体层，从而构成器件的通道终点。 又如，中国专利201410065951. 7公开了一种用于制备绝缘栅双极晶体管（IGBT)器件的方法包括：1)制备半导体衬底，带有第一导电类型外延层位于第二导电类型的半导体衬底上；2)利用一个栅极沟槽掩膜，打开第一沟槽和第二沟槽，然后制备一个栅极绝缘层，衬垫沟槽，并用多晶硅层填充沟槽，形成第一沟槽栅极和第二沟槽栅极；3)注入第一导电类型的掺杂物，在外延层中形成顶部重掺杂层；以及4)在第一沟槽栅极上方制备平面栅极，利用注入掩膜，注入本体掺杂物和源极掺杂物，在半导体衬底的顶面附近形成本体区和源极区。 但是，现有的双栅极沟槽MOS在工艺制作步骤复杂，现有技术使用氧化硅作为绝缘层，由于氧化硅不能隔离氧气，在后面氧化过程中，为了避免氧化，会给工艺带来很大复杂，产生缺陷。 因此，现有技术存在缺陷，需要改进。
技术实现思路
本专利技术所要解决的技术问题是提供一种新的双栅极沟槽MOS单元及其制备方法。 本专利技术的技术方案如下：一种双栅极沟槽MOS单元，其包括第一栅极及其第一栅极绝缘层，其中，所述第一栅极绝缘层为氮化硅层。 优选的，所述氮化硅层淀积在第一栅极氧化层上。 优选的，所述氮化硅层包裹设置所述第一栅极。 优选的，所述第一栅极与第二栅极之间设置栅极间绝缘氧化层。 优选的，所述第一栅极小于所述第二栅极。 本专利技术的又一技术方案如下：一种双栅极沟槽MOS单元的制备方法，其包括以下步骤：采用氮化硅层形成第一栅极绝缘层。 优选的，形成沟槽的第一栅极氧化层后淀积氮化硅层。 优选的，在形成沟槽后，只生长一层很薄的第一栅极氧化层，然后淀积氮化硅层，以形成第一栅极绝缘层。 优选的，所述第一栅极与第二栅极之间设置栅极间绝缘氧化层。 优选的，所述第一栅极小于所述第二栅极。 采用上述方案，本专利技术采用氮化硅层隔离氧气，有利于防止氧化，并且简化工艺流程，降低缺陷，提升良率，具有很高的市场应用价值。 【专利附图】【附图说明】 图I为现有技术的示意图；图2为本专利技术的一个实施例的示意图；图3至图11分别为本专利技术的一个实施例的工艺流程示意图。 【具体实施方式】 为了便于理解本专利技术，下面结合附图和具体实施例，对本专利技术进行更详细的说明。本说明书及其附图中给出了本专利技术的较佳的实施例，但是，本专利技术可以以许多不同的形式来实现，并不限于本说明书所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容的理解更加透彻全面。 需要说明的是，当某一元件固定于另一个元件，包括将该元件直接固定于该另一个元件,或者将该元件通过至少一个居中的其它元件固定于该另一个元件。当一个元件连接另一个元件，包括将该元件直接连接到该另一个元件，或者将该元件通过至少一个居中的其它元件连接到该另一个元件。 本专利技术的一个实施例是，一种双栅极沟槽MOS单元，其包括第一栅极及其第一栅极绝缘层，其中，所述第一栅极绝缘层为氮化硅层。优选的，所述氮化硅层淀积在第一栅极氧化层上。又如，采用化学气相沉积法设置所述第一栅极。 优选的，在所述第一栅极与所述第一栅极氧化层之间的氮化硅层的厚度，为所述第一栅极氧化层的厚度的50%至250% ;这样，有利于降低开关损耗。例如，在所述第一栅极与所述第一栅极氧化层之间的氮化硅层的厚度，为所述第一栅极氧化层的厚度的50%、60%、70%、80%、90%、100%、110%、120%、130%、150%、180%、200%、220% 或 250% ;优选的，在所述第一栅极与所述第一栅极氧化层之间的氮化硅层的厚度，为所述第一栅极氧化层的厚度的150%至200%。这样，不会额外影响导通电阻。优选的，所述第一栅极为抛光处理的多晶硅；又如，所述第一栅极为具有叠层结构的多晶硅；又如，所述第一栅极为圆柱体；或者，所述第一栅极为长方体，特别的，所述第一栅极为立方体。对应的，所述第二栅极的形状与大小等同于所述第一栅极，又如，所述第二栅极的形状等同于所述第一栅极，并且，所述第二栅极的体积大于所述第一栅极。 优选的，所述氮化硅层包裹设置所述第一栅极。优选的，所述氮化硅层至少部分包裹设置所述第一栅极。优选的，所述氮化硅层部分包裹设置所述第一栅极。或者，所述氮化硅层完全包裹设置所述第一栅极。又如，所述第一栅极外面设置一层氮化硅层，其厚度均一设置。例如，所述氮化硅层的厚度为所述栅极间绝缘氧化层的厚度；又如，所述氮化硅层的厚度为所述栅极间绝缘氧化层的厚度与所述第一栅极氧化层的厚度之和。 优选的，所述第一栅极与第二栅极之间设置栅极间绝缘氧化层。所述第一栅极小于所述第二栅极。优选的，所述氮化硅层包裹设置所述第一栅极以及所述栅极间绝缘氧化层。优选的，所述氮化硅层分别包裹设置所述第一栅极以及所述栅极间绝缘氧化层。又如，所述氮化硅层一体包裹设置所述第一栅极以及所述栅极间绝缘氧化层，即所述氮化硅层整体包裹设置所述第一栅极以及所述栅极间绝缘氧化层。优选的，所述第二栅极为抛光处理的硅或者多晶硅；又如，所述第二栅极为具有叠层结构的硅结构；又如，所述第二栅极为圆柱体；或者，所述第二栅极为长方体，特别的，所述第二栅极为立方体。优选的，所述第二栅极的高度小于所述第一栅极的高度。又如，所述第二栅极的体本文档来自技高网...

【技术保护点】
一种双栅极沟槽MOS单元，其包括第一栅极及其第一栅极绝缘层，其特征在于，所述第一栅极绝缘层为氮化硅层。

【技术特征摘要】

【专利技术属性】
技术研发人员：王金，
申请(专利权)人：王金，
类型：发明
国别省市：广东;44