抗变化的金属氧化物半导体场效应晶体管(MOSFET)制造技术

使用高K、金属栅极“后沟道”工艺制造抗变化的金属氧化物半导体场效应晶体管(MOSFET)。在间隔区之间形成空腔，间隔区形成在具有分离的漏极区和源极区的阱区上方。此后通过空腔的离子注入步骤引起在空腔正下方的阱掺杂的局部增加。该注入通过引起最小掺杂扩散的微秒退火被激活。在空腔内形成至阱区中的凹槽，其中，使用未掺杂的外延层或轻掺杂的外延层形成有源区。在轻掺杂的外延层的上方形成高K介电叠层，在高K介电叠层的上方，金属栅极形成在空腔边界内。在本发明专利技术的一个实施方式中，在金属栅极的顶部上添加多晶硅的盖或非晶硅的盖。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】使用高K、金属栅极“后沟道”工艺制造抗变化的金属氧化物半导体场效应晶体管(MOSFET)。在间隔区之间形成空腔，间隔区形成在具有分离的漏极区和源极区的阱区上方。此后通过空腔的离子注入步骤引起在空腔正下方的阱掺杂的局部增加。该注入通过引起最小掺杂扩散的微秒退火被激活。在空腔内形成至阱区中的凹槽，其中，使用未掺杂的外延层或轻掺杂的外延层形成有源区。在轻掺杂的外延层的上方形成高K介电叠层，在高K介电叠层的上方，金属栅极形成在空腔边界内。在本专利技术的一个实施方式中，在金属栅极的顶部上添加多晶硅的盖或非晶硅的盖。【专利说明】抗变化的金属氧化物半导体场效应晶体管(MOSFET)
本专利技术总体涉及金属氧化物半导体场效应晶体管(MOSFET)的制造，尤其涉及为了阈值电压在其它相同的晶体管之间的再现性而制造的MOSFET。
技术介绍
具有高K(高介电常数)的金属栅极叠层的金属氧化物半导体(MOS)场效应晶体管(MOSFET)的阈值电压的随机变化(σ VT)由一些主要因素引起:(i)在阱中和在栅极下方的袋形注入区中的随机掺杂波动(RDF)，其中，随机掺杂波动引起耗尽层厚度的变化；(ii)由蚀刻栅极的轮廓的随机变化导致的、引起栅极电极的长度的随机变化的线边缘粗糙度(LER) 由于栅极材料的颗粒结构导致的、引起局部功函数的随机变化的金属栅极粒度(MGG)。还存在变化的第四个来源，有效沟道长度的随机变化，称为随机延伸波动(RXF)，由将沟道与源极延伸或漏极延伸分开的结的位置的统计变化引起。然而，随着MOSFET变小，RDF、LER和RXF的影响增加，并且变成决定σ Vt的主要因素。第一个影响，RDF，最近获得了强烈的关注。在漏极延伸位置的随机性RXF有两个主要的来源:a)由于散射引起的注入离子的最后位置的变化；以及，b)受到激活作用和随后的热处理影响的源极/漏极延伸离子的活性和位置的变化。 本领域公知的是，随着MOSFET趋于越来越精细的尺寸，阈值电压σ Vt的变化严重地破坏了阈值电压在其他相同的晶体管中的再现性。这种影响是必然的，非常严重地影响互补式MOS(CMOS)的静态随机存储(SRAM)，其使用了成千上万的几乎最小尺寸的晶体管。为了满足减小RDF引起的^Vt阈值扩大的需求，极大推动了超薄的绝缘体上硅(SOI)结构和三维晶体管(FinFET和Tr1-Gate)的发展，超薄的绝缘体上硅结构例如全耗尽型绝缘体上硅(FDSOI)。这种趋势远离更传统的体硅MOS的制造，不利影响了成本和实用性。图4示出通过后栅极工艺形成的标准的体硅MOSFET的剖面400。在一种导电类型的体硅410上，形成相反导电类型的漏极区和源极区420。在整个MOEFET晶体管上形成S12绝缘层430，在绝缘层430上具有分别到漏极端子和源极端子的连接470的开口。在MOSFET的后栅极工艺中，通过在S12层上方形成间隔区440而形成栅极。S12被去除且通常被其上形成有金属栅极460的高K介电叠层450所代替。在一些实施方式中，通过重复沉积和刻蚀工艺形成间隔区。 Asenov等在文献“Suppress1n of Random Dopant-1nduced Threshold VoltageFluctuat1ns in Sub-0.1-μ m MOSFETs with Epitaxial and δ-Doped ChanneIs”(IEEETransact1ns on Electron Devices,第 46 卷，第 8 期，1999 年 8 月，第 1718-1724 页)中描述了解决RDF问题的一种方法。该方法与体硅晶体管一致，并且没有与FinFET和FDSOI相关联的相同的成本惩罚。该方案有三个关键要素:a)在紧接栅极氧化物的下方放置薄的、近似10纳米(nm)的、最小掺杂的外延层；b)在薄的外延层的远离栅极介电界面的边界处放置具有非常高浓度的用于NMOS设备的受主或用于PMOS设备的施主的更薄的层；以及c)在未掺杂的外延层的下方和高掺杂的较薄的层的下方并入中度重掺杂的阱层。Fujita等已经在他们的文献 “Advanced Channel Engineering Achieving Aggressive Reduct1n ofVt Variat1n for Ultra-Low-Power Applicat1ns，，(Electron Devices Meeting(IEDM),2011 IEEE Internat1nal，第 32.3.1-32.3.4 页，2011 年 12 月 5-7 日)中描述展示了相似的结构。图5示出了这种外延式晶体管的剖面500。在通过牺牲栅极氧化层的沟道掺杂注入之后且在形成牺牲多晶硅栅极和源极漏极区525之前，外延层510沉积在整个娃晶圆上。在某些情况下，例如，Hokazono, A.等在“25_nm Gate Length nMOSFET WithSteep Channel Profiles Utilizing Carbon-Doped Silicon Layers(A P-Type DopantConfinement Layer)，，(Electron Devices, IEEE Transact1ns on Electron Device,第 58卷，第5期，第1302-1310页，2011年5月)中，在外延之前引入碳以延迟在源极/漏极注入激活期间掺杂扩散回到低掺杂的外延区。然而，这是非常困难的任务，并且实验已经显示由于后续工艺步骤造成分布劣化，这导致掺杂渗透进低掺杂外延层。 最近栅极结构从二氧化硅或者氮氧化物上的多晶硅到高K栅极介电叠层上的金属的改变已经改变了工艺顺序。(本文和随后的权利要求中用到的高K或者高介电常数是指高于二氧化硅的介电常数(K = 3.9)的介电常数；超过6的有效介电常数K将会是优选的高K。)这对于“后栅极”工艺流程尤其正确。在这个工艺中，虽然存在看似完整的晶体管，其中在多晶硅栅极的每一侧具有氧化物和/或氮化物侧壁间隔区，但栅极实际上是牺牲结构。栅极结构和下面的保护性氧化物被刻蚀掉，露出硅表面。然后，使用这样的步骤顺序:a)沉积高K栅极电介质，通常通过原子层沉积；b)沉积具有受控的功函数的金属栅极来设置阈值电压；以及，c)沉积坚固的栅极材料，通常为掺杂的非晶硅。在许多情况下，上述顺序增加化学机械抛光步骤来确保各个层的定位。然而，这个结构没有克服由RDF、LER或RXF造成的缺陷。与前栅极工艺相比，在后栅极工艺中的金属的形态能够减少被认为是MGG的变化。 因此，找到与体硅MOS制造兼容的解决方案将是有利的，该解决方案将克服由于RDF、RXF和LER引起的缺陷同时总体保持标准的体硅MOS制造的成本优势和相对简单性。如果同时实现RDF、RXF和LER的减少，则是更加有利的。 【专利附图】【附图说明】 视为本专利技术的主题在说明书的结尾处的权利要求中具体指出且明确声明。参照附图，从下面的详细描述中，本专利技术的上述和其它目的、特征和优点将变得明显。 图1为根据本专利技术的原理制造的MOSFET的剖面示意图。 图2A为示出根据本专利技术的实施方式的带有浅沟槽本文档来自技高网...

【技术保护点】
一种用于制造金属氧化物半导体场效应晶体管(MOSFET)的方法，包括：在衬底中形成第一导电类型的阱区；在所述阱区的至少一部分的上方形成二氧化硅层；在所述阱的在所述二氧化硅上方的第一区中形成多晶硅栅极；形成源极区和漏极区，所述源极区形成在所述阱区的邻近所述第一区的第二区中，所述漏极区形成在所述阱区的邻近所述第一区且与所述第二区分离的第三区中；在所述多晶硅栅极的两侧的二氧化硅上形成间隔区；清除所述二氧化硅层的至少一部分；在所述多晶硅栅极以及所述漏极区和所述源极区的至少一部分的上方形成导电层；在至少所述第一区、所述第二区和所述第三区的上方形成第一层间电介质；抛光所述层间电介质以暴露所述多晶硅栅极的顶面或者在所述多晶硅栅极上方的所述导电层；牺牲所述多晶硅栅极和在所述多晶硅栅极上方的任何剩余的导电层以在所述间隔区之间形成空腔；通过执行下列操作中的一个形成埋层和其中的凹槽：a)清除所述二氧化硅的在所述空腔中的部分，在所述空腔内选择性刻蚀所述凹槽至所述阱中，以及在所述凹槽的底部的区域进行具有第一掺杂度的离子注入以形成埋层，b)在所述空腔的底部的区域进行具有第一掺杂度的离子注入至所述阱中以形成埋层，清除所述二氧化硅的在所述空腔内的部分，以及在所述空腔内选择性刻蚀出凹槽至所述埋层中，或者，c)清除所述二氧化硅的在所述空腔内的部分，在所述空腔的底部的区域进行具有第一掺杂度的离子注入至所述阱中以形成埋层，以及在所述埋层内选择性刻蚀出凹槽至所述阱中；在所述凹槽中形成沟道外延层，所述沟道外延层具有小于所述第一掺杂度的第二掺杂度；在所述沟道外延层的上方形成高介电常数的介电叠层；以及在所述高介电常数的介电叠层的上方形成金属栅极层。...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：阿森·阿塞诺夫，加雷斯·罗伊，
申请(专利权)人：金本位模拟有限公司，
类型：发明
国别省市：英国;GB