一种即插即用的插板检测总线电路制造技术

本实用新型专利技术公开了一种即插即用的插板检测总线电路，包括插槽、第一三输入与门、第二三输入与门、第三三输入与门、第四三输入与门、第一异或门、第二异或门、第三异或门、第四异或门、第一或门、第二或门、第三或门、第四或门、第一与非门、第二与非门、第三与非门和总线收发器。本实用新型专利技术能实时检测到板卡是否正确插入，这样在使用过程中即使板卡插入到任何一个槽位上，也不会影响主控板对各个板卡的控制与使用。而且本实用新型专利技术结构简单，能即插即用，极大方便现场的应用与扩容。本实用新型专利技术可广泛应用于主板总线结构中。

【技术实现步骤摘要】
【专利摘要】本技术公开了一种即插即用的插板检测总线电路，包括插槽、第一三输入与门、第二三输入与门、第三三输入与门、第四三输入与门、第一异或门、第二异或门、第三异或门、第四异或门、第一或门、第二或门、第三或门、第四或门、第一与非门、第二与非门、第三与非门和总线收发器。本技术能实时检测到板卡是否正确插入，这样在使用过程中即使板卡插入到任何一个槽位上，也不会影响主控板对各个板卡的控制与使用。而且本技术结构简单，能即插即用，极大方便现场的应用与扩容。本技术可广泛应用于主板总线结构中。【专利说明】—种即插即用的插板检测总线电路
本技术涉及电子电路
，尤其涉及一种即插即用的插板检测总线电路。
技术介绍
在一些监测与控制领域，为了增加设备适应性与灵活性，一般都采用在背板上设计相应的总线结构，比如通用的PC104，ISA等，这些通用的总线结构复杂，板卡总线设计相对困难，不适用于公司自制的简易型总线结构的应用形式。而且，现在的主控板总线对板卡插入的要求较高，一旦板卡插错槽位很容易会影响到主控板对各个板卡的控制和使用。
技术实现思路
为了解决上述技术问题，本技术的目的是提供一种结构简单，使用安全方便的一种即插即用的插板检测总线电路。 本技术所采用的技术方案是: 一种即插即用的插板检测总线电路，包括插槽、第一三输入与门、第二三输入与门、第三三输入与门、第四三输入与门、第一异或门、第二异或门、第三异或门、第四异或门、第一或门、第二或门、第三或门、第四或门、第一与非门、第二与非门、第三与非门和总线收发器，所述插槽的地址线AO端、Al端和A2端分别与第一三输入与门的第一输入端、第二输入端和第三输入端连接，所述插槽的地址线A3端、A4端和A5端分别与第二三输入与门的第一输入端、第二输入端和第三输入端连接，所述插槽的地址线A6端、A7端和A8端分别与第三三输入与门的第一输入端、第二输入端和第三输入端连接，所述第一三输入与门的输出端、第二三输入与门的输出端和第三三输入与门的输出端分别与第四三输入与门的第一输入端、第二输入端和第三输入端连接，所述插槽的地址线A9端和SOKETO端分别与第一异或门的第一输入端和第二输入端连接，所述插槽的地址线AlO端和SOKETl端分别与第二异或门的第一输入端和第二输入端连接，所述插槽的地址线All端和S0KET2端分别与第三异或门的第一输入端和第二输入端连接，所述插槽的地址线A12端和S0KET3端分别与第四异或门的第一输入端和第二输入端连接，所述第一异或门的输出端和第二异或门的输出端分别与第一或门的第一输入端和第二输入端连接，所述第三异或门的输出端和第四异或门的输出端分别与第二或门的第一输入端和第二输入端连接，所述第一或门的输出端和第二或门的输出端分别与第三或门的第一输入端和第二输入端连接，所述第三或门的输出端分别与第一与非门的第一输入端和第二输入端连接，所述第四三输入与门的输出端和第一与非门的输出端分别与第二与非门的第一输入端和第二输入端连接，所述第二与非门的输出端和插槽的CSO端分别与第四或门的第一输入端和第二输入端连接，所述第四或门的输出端与总线收发器的使能端连接，所述插槽的RD端分别与第三与非门的第一输入端和第二输入端连接，所述第三与非门的输出端与总线收发器的DIR端连接。 进一步作为本技术的改进，所述总线收发器为CMOS型三态缓冲门电路。 进一步作为本技术的改进，所述总线收发器采用74HC245芯片。 本技术的有益效果是: 本技术一种即插即用的插板检测总线电路能实时检测到板卡是否正确插入，这样在使用过程中即使板卡插入到任何一个槽位上，也不会影响主控板对各个板卡的控制与使用。而且本技术结构简单，能即插即用，极大方便现场的应用与扩容。 【专利附图】【附图说明】 下面结合附图对本技术的【具体实施方式】作进一步说明: 图1是本技术一种即插即用的插板检测总线电路的电路原理图。 【具体实施方式】 参考图1，本技术一种即插即用的插板检测总线电路，包括插槽、第一三输入与门AND1、第二三输入与门AND2、第三三输入与门AND3、第四三输入与门AND4、第一异或门X0R1、第二异或门X0R2、第三异或门X0R3、第四异或门X0R4、第一或门0R1、第二或门0R2、第三或门0R3、第四或门0R4、第一与非门NAND1、第二与非门NAND2、第三与非门NAND3和总线收发器，所述插槽的地址线AO端、Al端和A2端分别与第一三输入与门ANDl的第一输入端、第二输入端和第三输入端连接，所述插槽的地址线A3端、A4端和A5端分别与第二三输入与门AND2的第一输入端、第二输入端和第三输入端连接,所述插槽的地址线A6端、A7端和A8端分别与第三三输入与门AND3的第一输入端、第二输入端和第三输入端连接,所述第一三输入与门ANDl的输出端、第二三输入与门AND2的输出端和第三三输入与门AND3的输出端分别与第四三输入与门AND4的第一输入端、第二输入端和第三输入端连接,所述插槽的地址线A9端和SOKETO端分别与第一异或门XORl的第一输入端和第二输入端连接，所述插槽的地址线AlO端和SOKETl端分别与第二异或门X0R2的第一输入端和第二输入端连接，所述插槽的地址线All端和S0KET2端分别与第三异或门X0R3的第一输入端和第二输入端连接，所述插槽的地址线A12端和S0KET3端分别与第四异或门X0R4的第一输入端和第二输入端连接，所述第一异或门XORl的输出端和第二异或门X0R2的输出端分别与第一或门ORl的第一输入端和第二输入端连接，所述第三异或门X0R3的输出端和第四异或门X0R4的输出端分别与第二或门0R2的第一输入端和第二输入端连接，所述第一或门ORl的输出端和第二或门0R2的输出端分别与第三或门0R3的第一输入端和第二输入端连接，所述第三或门0R3的输出端分别与第一与非门NANDl的第一输入端和第二输入端连接,所述第四三输入与门AND4的输出端和第一与非门NANDl的输出端分别与第二与非门NAND2的第一输入端和第二输入端连接，所述第二与非门NAND2的输出端和插槽的CSO端分别与第四或门0R4的第一输入端和第二输入端连接，所述第四或门0R4的输出端与总线收发器的使能端连接，所述插槽的RD端分别与第三与非门NAND3的第一输入端和第二输入端连接，所述第三与非门NAND3的输出端与总线收发器的DIR端连接。 进一步作为优选的实施方式，所述总线收发器为CMOS型三态缓冲门电路。 进一步作为优选的实施方式，所述总线收发器采用74HC245芯片。 本技术中，地址线为A0-A12共13位，CSO为读取板位信息的片选信号。 主机板通过地址线进行选址，当CSO为低时，地址为OxlFF时，进行读取，就可以获得当前插板的信息。如果读取到数据为OxFF，说明在该槽位上没有插板，规定板功能信息编码为0x00-0x254之间。 每个槽位都有一个4位的编码，S0KET0-S0KET3，槽位通过电阻与电源或者地相连接，进行编码，可以给16个槽位进行编码。这样主控板在读取时，首先当地址低9本文档来自技高网...

【技术保护点】
一种即插即用的插板检测总线电路，其特征在于：包括插槽、第一三输入与门（AND1）、第二三输入与门（AND2）、第三三输入与门（AND3）、第四三输入与门（AND4）、第一异或门（XOR1）、第二异或门（XOR2）、第三异或门（XOR3）、第四异或门（XOR4）、第一或门（OR1）、第二或门（OR2）、第三或门（OR3）、第四或门（OR4）、第一与非门（NAND1）、第二与非门（NAND2）、第三与非门（NAND3）和总线收发器，所述插槽的地址线A0端、A1端和A2端分别与第一三输入与门（AND1）的第一输入端、第二输入端和第三输入端连接，所述插槽的地址线A3端、A4端和A5端分别与第二三输入与门（AND2）的第一输入端、第二输入端和第三输入端连接，所述插槽的地址线A6端、A7端和A8端分别与第三三输入与门（AND3）的第一输入端、第二输入端和第三输入端连接，所述第一三输入与门（AND1）的输出端、第二三输入与门（AND2）的输出端和第三三输入与门（AND3）的输出端分别与第四三输入与门（AND4）的第一输入端、第二输入端和第三输入端连接，所述插槽的地址线A9端和SOKET0端分别与第一异或门（XOR1）的第一输入端和第二输入端连接，所述插槽的地址线A10端和SOKET1端分别与第二异或门（XOR2）的第一输入端和第二输入端连接，所述插槽的地址线A11端和SOKET2端分别与第三异或门（XOR3）的第一输入端和第二输入端连接，所述插槽的地址线A12端和SOKET3端分别与第四异或门（XOR4）的第一输入端和第二输入端连接，所述第一异或门（XOR1）的输出端和第二异或门（XOR2）的输出端分别与第一或门（OR1）的第一输入端和第二输入端连接，所述第三异或门（XOR3）的输出端和第四异或门（XOR4）的输出端分别与第二或门（OR2）的第一输入端和第二输入端连接，所述第一或门（OR1）的输出端和第二或门（OR2）的输出端分别与第三或门（OR3）的第一输入端和第二输入端连接，所述第三或门（OR3）的输出端分别与第一与非门（NAND1）的第一输入端和第二输入端连接，所述第四三输入与门（AND4）的输出端和第一与非门（NAND1）的输出端分别与第二与非门（NAND2）的第一输入端和第二输入端连接，所述第二与非门（NAND2）的输出端和插槽的CS0端分别与第四或门（OR4）的第一输入端和第二输入端连接，所述第四或门（OR4）的输出端与总线收发器的使能端连接，所述插槽的RD端分别与第三与非门（NAND3）的第一输入端和第二输入端连接，所述第三与非门（NAND3）的输出端与总线收发器的DIR端连接。...

【技术特征摘要】

【专利技术属性】
技术研发人员：杨文耀，
申请(专利权)人：深圳市惠立智能电力科技有限公司，
类型：新型
国别省市：广东;44