半导体封装制造技术

本发明专利技术的半导体封装包括：基板；多芯片封装，该多芯片封装安装在所述基板的上表面，并包括至少一个半导体芯片；半导体芯片，该半导体芯片以面朝上(face-up)的方式安装在所述基板的背面；第一浇注部，该第一浇注部密封所述多芯片封装；以及第二浇注部，该第二浇注部密封所述第三半导体芯片。

【技术实现步骤摘要】
【专利摘要】本专利技术的半导体封装包括：基板；多芯片封装，该多芯片封装安装在所述基板的上表面，并包括至少一个半导体芯片；半导体芯片，该半导体芯片以面朝上（face-up)的方式安装在所述基板的背面；第一浇注部，该第一浇注部密封所述多芯片封装■’以及第二浇注部，该第二浇注部密封所述第三半导体芯片。【专利说明】半导体封装
本专利技术涉及半导体封装。
技术介绍
随着近年来的安装有半导体封装的产品轻薄小型化和要求更多功能，半导体封装 技术处于使用如在半导体封装内安装多个半导体芯片的SIP(System in Package :系统封 装）和POP (Package on Package :堆叠式封装）等方式的趋势。虽然这种半导体封装为了 增加容量而增加层叠的半导体芯片裸片的数量，但是，在对半导体芯片裸片单一地进行层 叠的情况下，层叠数越增加，封装整体厚度也越增加，因此，存在不能达到产品的轻薄小型 化的倾向。为解决该问题，即能增加半导体封装的容量还能缩小封装整体的厚度的技术已 成为需要。 作为对此的解决方案，现有一种在在下部层叠的封装的情况下，在布线基板（PCB) 内部内置有半导体芯片裸片的嵌入式（embedded)PCB，该嵌入式PCB通过将层叠的半导体 芯片裸片内置于布线基板的内部，使与其对应的层叠厚度减小，从而能够减小整个封装的 厚度。此外，通过将半导体芯片内置于布线基板的内部，能够使相应半导体的布线由布线基 板的内部布线所代替，从而使整体布线单一化，提高产品性能。 此外，对采用于智能电话或平板电脑等的移动产品中的器件的封装持续要求小型 化、高性能化，通过使所述封装小型化而开发一种在相同空间内附加更多的功能或在剩余 空间尽可能地增加电池容量的研究。特别是，在不是主要部件且具有附加功能的部件中对 小型化的要求更加强烈。 而且，如现有技术文献所记载的专利文献所公开，根据以往使用多芯片 SIP (single chip package :单片封装）方式的半导体封装技术，在安装半导体芯片时，需要 较宽的封装面积，这种封装方式相对来说整体封装尺寸不适合采用在处于轻薄小型化趋势 的移动产品中，并存在由所述封装的尺寸大小造成的封装翘曲（warpage)的问题。 现有技术文献 专利文献 专利文献 1 :2010-0045193KR
技术实现思路
本专利技术是为了解决上述现有问题而提出，本专利技术的目的在于提供一种半导体封 装，该半导体封装通过在基板的上表面和背面安装半导体芯片的方式来减小整体封装的尺 寸，从而能够使采用半导体封装的移动产品轻薄小型化。 根据本专利技术的实施例的半导体封装包括：基板；多芯片封装，该多芯片封装安装 在所述基板的上表面，并包括至少一个半导体芯片；半导体芯片，该半导体芯片以面朝上 (face-up)的方式安装在所述基板的背面；第一浇注部，该第一浇注部密封所述多芯片封 装；以及第二浇注部，该第二浇注部密封所述半导体芯片。 此外，所述多芯片封装包括倒装焊接（flip-chip bonding)在所述基板的上表面 的第一半导体芯片和以面朝上的方式层叠在所述第一半导体芯片上的第二半导体芯片。 此外，所述半导体芯片倒装焊接在所述基板的背面。 此外，所述第一浇注部的厚度hi与所述第二浇注部的厚度h2的比hi :h2为1 :0.8 至1。 此外，所述半导体封装还包括通孔，该通孔形成在所述第二浇注部的两侧面，并与 所述基板和外部端子进行电连接。 此外，所述通孔的直径为0. 2mm以上、1. 0mm以下。 根据本专利技术的实施例的半导体封装的制造方法包括：半导体芯片安装步骤，在基 板的上表面安装包括至少一个半导体芯片的多芯片封装，在所述基板的下表面安装半导体 芯片；浇注部形成步骤，形成密封所述多芯片封装的第一浇注部和密封所述半导体芯片的 第二浇注部；以及通孔形成步骤，在所述第二浇注部的两侧面上形成通孔以与所述基板进 行电连接。 此外，在所述半导体芯片安装步骤中，所述多芯片封装包括倒装焊接在所述基板 的第一半导体芯片和以面朝上的方式层叠在所述第一半导体芯片上的第二半导体芯片。 此外，在所述半导体芯片安装步骤中，所述半导体芯片倒装焊接在所述基板的背 面。 此外，在所述浇注部形成步骤中，所述第一浇注部的厚度hi与所述第二浇注部的 厚度h2的比hi :h2为1 :0. 8至1。 此外，在所述通孔形成步骤中，所述通孔的直径为0. 2mm以上、1. 0mm以下。 根据本专利技术，不是通过将半导体芯片等安装在基板的一面的SIP(single line in package)方式，而是通过将半导体芯片安装在所述基板的上表面和背面的方式减小整体封 装的尺寸，从而能够使采用半导体封装的移动产品轻薄小型化。 此外，在形成有第一浇注部和第二浇注部以密封安装于基板的上表面和背面的半 导体芯片等的结构中，能够通过所述第一浇注部和第二浇注部的厚度和材料的可选择性来 改善半导体封装的翘曲。 【专利附图】【附图说明】 图1是示出根据本专利技术的实施例的半导体封装的剖视图。 图2是示出根据本专利技术的另一个实施例的半导体封装的剖视图。 图3a至图3c是示出根据本专利技术的实施例的半导体封装的制造方法的图。 附图标记说明 10 ： 半导体封装 1〇〇 :基板 101 ：第一布线端子 102 :第二布线端子 103 ：过孔 110 :第一半导体芯片 111 ：第一焊料球 112 :粘接层 120 ：第二半导体芯片 121:芯片焊垫 122 ：接合线 130 :半导体芯片 131 ：焊料球 140 :无源元件 150 ：第一浇注部 160 :第二浇注部 170 ： 通孔 180 : 外部端子 190 ：第二焊料球 200 :多芯片封装 a： 通孔的直径 【具体实施方式】 通过与附图相关联的以下的详细说明和优选实施例，本专利技术的目的、特定的优点 以及新颖的特征将变得更加清楚。应注意，在本说明书中，对各附图的构成要素标注附图标 记时，限于相同的构成要素，即使显示在不同的附图中，也尽可能标注为相同的附图标记。 此外，"一面"、"另一面"、"第一"、"第二"等用语是为了将一个构成要素与其它构成要素进 行区分而使用的，构成要素并不被所述用语所限制。以下，在对本专利技术进行说明时，将省略 有可能不必要地混淆本专利技术的要旨的相关公知技术的详细说明。 以下，参照附图对本专利技术的优选实施例进行详细说明。 图1是示出根据本专利技术的实施例的半导体封装的剖视图，图2是示出根据本专利技术 的另一个实施例的半导体封装的剖视图。如图1和2所示，本专利技术的第一实施例的半导体 封装10包括基板100、多芯片封装200、半导体芯片130、第一浇注部150以及第二浇注部 160。 基板100可以是通常作为层间绝缘材料使用的复合高分子树脂（半固化片、 ABF(Ajinomoto Buildup Film)、FR_4 或 BT (Bismaleimide Triazine)等环氧类树脂），但是 并不限定于此，作为基板100还可以利用覆铜箔层压板（CC本文档来自技高网...

【技术保护点】
一种半导体封装，包括：基板；多芯片封装，该多芯片封装安装在所述基板的上表面，并包括至少一个半导体芯片；半导体芯片，该半导体芯片以面朝上的方式安装在所述基板的背面；第一浇注部，该第一浇注部密封所述多芯片封装；以及第二浇注部，该第二浇注部密封所述半导体芯片。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：郑泰成，张珉硕，
申请(专利权)人：三星电机株式会社，
类型：发明
国别省市：韩国;KR