紧凑电平位移器制造技术

本发明专利技术的实施方案提供用于将输入信号电平位移的装置。该装置包括输出缓冲器，其具有：输出节点、耦合到高参考电压的p-FET和耦合到低参考电压的n-FET。该装置也包括两个锁存器。第一锁存器具有经逆变电路元件驱动p-FET栅极的第一锁存器输出。第二锁存器具有经非逆变电路元件驱动n-FET栅极的第二锁存器输出。该装置也包括复位信号脉冲发生器，其接收输入信号并响应于输入信号的跃迁生成复位信号脉冲。锁存器都由复位信号脉冲置于复位态。

【技术实现步骤摘要】
紧凑电平位移器相关申请案的交叉引用本申请要求美国专利申请No.13/904,941的优先权，该申请提交于2013年5月29日，其全文以引用的方式并入本文。
本申请涉及电子电路
，更具体地，涉及一种用于将输入信号电平位移的装置、用于将输入信号电平位移的方法、和用于提高输入信号量值的设备。
技术介绍
电平位移器更改信号量值。它们经常用来将在一个域中操作的数字信号跃迁成不同域中的信号。例如，电平位移器可从用1伏供电电压操作的电路接收模拟信号，并将该信号转移到用2伏供电电压操作的电路。在该实例中，1伏域中信号的每个值由2伏域中信号的两个较大值的因数表示。作为另一实例，电平位移器可接收用晶体管-晶体管逻辑电平操作的数字信号并将该信号跃迁到不同域。由于数字信号是逻辑高或逻辑低值，因此晶体管-晶体管逻辑电平数字信号经电平位移创造信号新版本，该信号新版本具有与新域的逻辑高和逻辑低值相等的逻辑高和逻辑低值。电平位移器架构可以参考图1中的框图描述，其中电路100是电平位移器。电平位移器100将在供电电压101和接地102之间变化的信号Din位移到在高供电电压103和低供电电压104之间变化的信号Dout。供电电压和接地之间差的量值小于高和低供电电压之间差的量值。例如，供电电压可以是1.8伏，接地可以是0伏，高供电电压可以是3.5伏，并且低供电电压可以是-3.5伏。因为电平位移器100将输入信号Din的上下界位移，所以其是双边的。为此，其利用两个不同单边电平位移器：正电平位移器105和负电平位移器106。这些单边电平位移器的每个具有连接到输出缓冲器装置栅极的输出。正电平位移器105连接到p型场效应晶体管(p-FET)107的栅极，并且负电平位移器106连接到n型场效应晶体管(n-FET)108的栅极。由高供电电压103和低供电电压104供电的电路具有消耗比由供电101和接地102供电的电路更多电力的潜力。此外，高和低供电电压103和104在集成电路的背景下通常在使用泵浦电路的芯片上生成，因此在这些电压电平可用的电量稍微受限。因此，确保p-FET107和n-FET108从不同时置于导态是重要的。如果如此，则短路路径在高供电电压103和低供电电压104之间存在，这消耗显著量的电力。所描述的短路情况通过使用相逻辑109防止。该相逻辑控制其中信号向正电平位移器105和负电平位移器106提供的时间，以确保它们的功率输出缓冲器装置(即，p-FET107和n-FET108)从不同时在导态。相逻辑109用于确保在Din中的跃迁期间，在其他输出缓冲器装置信号的跃迁到导态前，信号的跃迁到非导态的输出缓冲器装置不这样做。如果希望Dout的逆变版本，则需要额外电路。Dout的逆变版本可以称为Doutn。因为希望具有可用的Dout和Doutn相匹配版本，所以将逆变器置于节点Dout从而生成Doutn对于大多数应用是不足的。如果简单逆变器用来从Dout生成Doutn，则逆变器在两个信号之间引入等于该逆变器延迟的相差。因此，相匹配逆变版本必须与原非逆变信号分离地并同时生成。这通过使用两个额外输出缓冲器装置：p-FET110和n-FET111实现；以及与用来生成原信号的电平位移器相似的正负电平位移器：正电平位移器112和负电平位移器113。可代替正电平位移器105和负电平位移器106使用的共用电路自然产生互补输出信号。源自这些共用电路的互补输出信号可以用来生成输出信号的逆变版本。然而因为相延迟有目的地在较早点引入系统，因此这些互补信号没有用于控制额外组输出缓冲器装置例如p-FET110和n-FET111的适当定相。即，当电平位移器105和106的输出适当位移因此输出缓冲器装置107和108从不同时并且省电时，如果电平位移器105和106的互补信号施加到输出缓冲器装置110和111，则它们代替地确保输出缓冲器装置同时并且浪费电。
技术实现思路
在本专利技术的具体实施方案中，提供用于将输入信号电平位移的装置。该装置包括输出缓冲器，其具有：输出节点、耦合到高参考电压的p-FET和耦合到低参考电压的n-FET。该装置也包括两个锁存器。第一锁存器具有经逆变电路元件驱动p-FET栅极的第一锁存器输出。第二锁存器具有经非逆变电路元件驱动n-FET栅极的第二锁存器输出。该装置也包括复位信号脉冲发生器，其接收输入信号并响应于输入信号的跃迁生成复位信号脉冲。锁存器都由复位信号脉冲置于复位态。在本专利技术的其他实施方案中，提供用于将输入信号电平位移的方法。该方法包括使用第一缓冲器输出装置和第二缓冲器输出装置，在第一电压和第二电压之间驱动输出节点。该方法也包括接收在第三电压的旧状态和在第四电压的新状态之间的输入信号的跃迁。该方法也包括使用清除锁存器状态的清除脉冲暂时阻碍新状态锁存。该方法也包括使用锁存器锁存输入信号，以使输入信号设定锁存器的输出态。该方法也包括根据锁存器的输出态驱动第一缓冲器输出装置的控制节点。第一电压的量值大于第三电压的量值。在本专利技术的其他实施方案中，提供用于增加输入信号量值的设备。该设备包括两个输出缓冲器装置。第一输出缓冲器装置连接到高供电电压节点并耦合到输出节点。第二输出缓冲器装置连接到低供电电压节点并耦合到输出节点。该设备也包括具有复位态、高态和低态的核心电路。该设备也包括耦合到核心电路的复位脉冲发生器。核心电路在处于复位态时将第一和第二输出缓冲器装置置于非导态。核心电路在处于高态时将第一输出缓冲器装置置于导态，并将第二输出缓冲器装置置于非导态。核心电路在处于低态时将第一输出缓冲器装置置于非导态，并将第二输出缓冲器装置置于导态。复位脉冲发生器紧接着在低输入电压和高输入电压之间输入信号的跃迁将核心电路置于复位态。高输入电压和低输入电压之间的差小于高供电电压和低供电电压之间的差。附图说明图1是根据相关技术的产生输入信号逆变和非逆变版本的电平位移器的框图。图2是根据本专利技术的实施方案的具有清除脉冲发生器的电平位移器的框图。图3是根据本专利技术的实施方案的具有逆变和非逆变输出的电平位移器的框图。图4是根据本专利技术的实施方案的可以代替图3中的差分锁存器301使用的差分锁存器的框图。图5是根据本专利技术的实施方案的可以代替图3中的差分锁存器302使用的差分锁存器的框图。图6a是根据本专利技术的实施方案的可以代替图3中的逻辑309使用的逻辑电路的框图。图6b是根据本专利技术的实施方案的可以代替图2中的脉冲发生器202使用的清除脉冲发生器的框图。图7是根据本专利技术的实施方案的用于操作电平位移电路的方法的流程图。图8是根据本专利技术的实施方案的用于操作双向电平位移电路的方法的流程图。图9是根据本专利技术的实施方案的用于使用时钟信号为电平位移器生成清除脉冲的方法的流程图。图10是根据本专利技术的实施方案的用于使用输入信号为电平位移器生成清除脉冲的方法的流程图。具体实施方式现在详细参考其一个或多个实例在附图中示出的所公开专利技术的实施方案。每个实例作为本技术的解释而不是作为本技术的限制来提供。实际上，对于本领域的技术人员而言显而易见的是在不背离本技术的精神和范围的情况下可以在本技术中做出修改和变型。例如，作为一个实施方案的部分示出或描述的特征可以与另一实施方案一起使用从而产生更进一步的实施方案。从而，旨在本文档来自技高网...

【技术保护点】
一种用于将输入信号电平位移的装置，包括：输出缓冲器，所述输出缓冲器具有输出节点、耦合到高参考电压的p型场效应晶体管和耦合到低参考电压的n型场效应晶体管；第一锁存器，所述第一锁存器具有第一锁存器输出，所述第一锁存器输出经逆变电路元件驱动所述p型场效应晶体管的栅极；第二锁存器，所述第二锁存器具有第二锁存器输出，所述第二锁存器输出经非逆变电路元件驱动所述n型场效应晶体管的栅极；以及复位信号脉冲发生器，所述复位信号脉冲发生器接收所述输入信号并响应于以下生成复位信号脉冲：(1)从高输入电压到低输入电压的所述输入信号的跃迁，以及(2)从所述低输入电压到所述高输入电压的所述输入信号的跃迁；其中所述第一和所述第二锁存器都由所述复位信号脉冲置于复位态。

【技术特征摘要】
2013.05.29 US 13/904,9411.一种用于将输入信号电平位移的装置，包括：输出缓冲器，所述输出缓冲器具有输出节点、耦合到高参考电压的p型场效应晶体管和耦合到低参考电压的n型场效应晶体管；第一锁存器，所述第一锁存器具有第一锁存器输出，所述第一锁存器输出经逆变电路元件驱动所述p型场效应晶体管的栅极；第二锁存器，所述第二锁存器具有第二锁存器输出，所述第二锁存器输出经非逆变电路元件驱动所述n型场效应晶体管的栅极；以及复位信号脉冲发生器，所述复位信号脉冲发生器接收所述输入信号并响应于以下生成复位信号脉冲：(1)从高输入电压到低输入电压的所述输入信号的跃迁，以及(2)从所述低输入电压到所述高输入电压的所述输入信号的跃迁；其中所述第一和第二锁存器都由所述复位信号脉冲置于复位态。2.根据权利要求1所述的装置，其中：所述高参考电压高于所述高输入电压；所述低参考电压低于所述低输入电压；所述第一锁存器输出在置于所述复位态时设定到接地电压；以及所述第二锁存器输出在置于所述复位态时设定到所述低参考电压。3.根据权利要求1所述的装置，进一步包括：第二输出缓冲器，所述第二输出缓冲器具有逆变输出节点、耦合到所述高参考电压的第二p型场效应晶体管和耦合到所述低参考电压的第二n型场效应晶体管；其中：所述第一锁存器的差分输出经第二逆变电路驱动所述第二p型场效应晶体管的栅极；以及所述第二锁存器的差分输出驱动所述第二n型场效应晶体管的栅极。4.根据权利要求3所述的装置，所述第一锁存器包括：一对p型场效应晶体管，所述对p型场效应晶体管具有：(1)共享源极连接和(2)交叉耦合栅极和漏极连接，所述交叉耦合连接分离地连接到正第一锁存器输出和负第一锁存器输出；以及一对n型场效应晶体管，所述对n型场效应晶体管具有到接地电压的共享源极连接；其中：所述正第一锁存器输出是所述第一锁存器输出；以及所述负第一锁存器输出是所述第一锁存器的所述差分输出。5.根据权利要求4所述的装置，所述第一锁存器进一步包括：耗尽型晶体管，所述耗尽型晶体管具有到所述高参考电压的漏极连接、到所述对p型场效应晶体管的所述共享源极连接的栅极连接，与到所述对p型场效应晶体管的所述共享源极连接的漏极连接；其中所述复位信号脉冲驱动所述对n型场效应晶体管中的两个n型场效应晶体管的栅极到所述接地电压。6.根据权利要求3所述的装置，所述第二锁存器包括：一对逆变器，所述对逆变器具有共享p型源极连接、共享n型源极连接与一对交叉耦合输入和输出节点；一对n型场效应晶体管，所述对n型场效应晶体管具有到所述低参考电压的共享源极连接，所述对n型场效应晶体管中的每个n型场效应晶体管分离地连接到所述对交叉耦合输入和输出节点中的所述交叉耦合输入和输出节点中的一个；其中所述对交叉耦合输入和输出节点中的所述交叉耦合输入和输出节点中的一个是所述第二锁存器输出。7.根据权利要求6所述的装置，所述第二锁存器进一步包括：p型场效应晶体管，所述p型场效应晶体管具有到接地电压的源极连接、栅极节点和到所述对逆变器的所述共享p型源极连接的漏极连接；其中所述复位信号脉冲驱动所述栅极节点到接地电压，并驱动所述对n型场效应晶体管中的两个n型场效应晶体管的栅极到所述低参考电压。8.根据权利要求7所述的装置，其中在没有所述复位信号脉冲的情况下所述栅极节点驱动到所述低参考电压。9.一种用于将输入信号电平位移的方法，包括：使用第一缓冲器输出装置和第二缓冲器输出装置，在第一电压和第二电压之间驱动输出节点；接收输入信号的跃迁，所述跃迁在位于第三电压的旧状态和位于第四电压的新状态之间；使用清除锁存器状态的清除脉冲暂时阻碍所述新状态锁存；使用所述锁存器锁存所述输入信号，所述输入信号设定所述锁存器的输出态；以及根据所述锁存器的所述输出态驱动所述第一缓冲器输出装置的控制节点；其中所述第一电压的量值大于所述第三电压的量值。10.根据权利...

【专利技术属性】
技术研发人员：P卢，
申请(专利权)人：斯兰纳半导体美国股份有限公司，
类型：发明
国别省市：美国;US