一种半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，其中所述制造方法包括：提供半导体衬底，在所述半导体衬底上形成伪栅极结构，所述伪栅极结构包括自下而上层叠的界面层、高k介电层、Al2O3保护层、覆盖层和牺牲栅电极层；去除所述伪栅极结构中的牺牲栅电极层，形成栅沟槽；在所述栅沟槽内形成金属栅极结构。根据本发明专利技术，在伪栅极结构中的高k介电层和覆盖层之间形成Al2O3保护层，可以阻止后续形成于覆盖层之上的金属栅极结构中的由TiAl构成的功函数金属层中的Al向高k介电层中的扩散，提高半导体器件的可靠性。

【技术实现步骤摘要】
【专利摘要】本专利技术提供，其中所述制造方法包括：提供半导体衬底，在所述半导体衬底上形成伪栅极结构，所述伪栅极结构包括自下而上层叠的界面层、局k介电层、A1203保护层、覆盖层和牺牲栅电极层；去除所述伪栅极结构中的牺牲栅电极层，形成栅沟槽；在所述栅沟槽内形成金属栅极结构。根据本专利技术，在伪栅极结构中的高k介电层和覆盖层之间形成A1203保护层，可以阻止后续形成于覆盖层之上的金属栅极结构中的由TiAl构成的功函数金属层中的A1向高k介电层中的扩散，提高半导体器件的可靠性。【专利说明】
本专利技术涉及半导体制造工艺，具体而言涉及一种形成具有高k-金属栅极结构的 NM0S的方法。
技术介绍
随着集成电路制造技术的不断革新，集成电路中的各种元件的尺寸不断缩小，同 时功能化密度不断增大。在按比例缩小的原则下不断发展的集成电路制造技术提高了生产 效率，降低了制造成本；同时，也带来了集成电路高功耗的问题。通过应用具有低功耗特点 的半导体器件构成集成电路，例如互补金属氧化物半导体（CMOS)，可以解决集成电路高功 耗的问题。 典型的CMOS包括衬底上依次层叠的栅氧化物和多晶硅栅极。由于半导体器件 特征尺寸的不断减小，用高k栅介电质和金属栅极分别替代CMOS中的栅氧化物和多晶硅 栅极，可以改善CMOS的性能，进而衍生出形成具有高k-金属栅极结构的CMOS的高k-金 属栅工艺。对于具有较高工艺节点的CMOS而言，所述高k-金属栅工艺通常为后栅极 (gate-last)工艺，其典型的实施过程包括：首先，在半导体衬底上形成伪栅极结构，所述 伪栅极结构由自下而上层叠的界面层、高k介电层、覆盖层（capping layer)和牺牲栅电 极层构成；然后，在所述伪栅极结构的两侧形成侧壁结构，之后去除所述伪栅极结构中的 牺牲栅电极层，在侧壁结构之间留下一沟槽；接着，在所述沟槽内依次沉积功函数金属层 (workfunction metal layer)、阻挡层（barrier layer)和浸润层（wetting layer);最后 进行金属栅极材料的填充，以在覆盖层上形成金属栅极结构。 然而，对于CMOS而言，分别形成于NM0S和PM0S的高k-金属栅极结构中的功函 数金属层的功函数是不同的，通常来说，形成于PM0S的功函数金属层的功函数的范围为 4. 9-5. 2eV，形成于NM0S的功函数金属层的功函数的范围为3. 9-4. leV，二者相差较大。在 位于PM0S的功函数金属层的传统形成工艺中，通常选用钛铝合金（TiAl)作为构成其所需 功函数金属层的材料，当选用TiAl作为位于NM0S的功函数金属层的材料时，需要调整其具 有的功函数以满足NM0S对于其所需功函数金属层的功函数的要求。实施所述功函数的调 整通常需要对形成于NM0S的功函数金属层执行退火处理，在此过程中，TiAl中的A1向下 方的覆盖层乃至高k介电层扩散，导致最终形成的具有高k-金属栅极结构的NM0S存在较 为严重的漏电现象，影响CMOS的整体性能。 因此，需要提出一种方法，以解决上述问题。
技术实现思路
针对现有技术的不足，本专利技术提供一种半导体器件的制造方法，包括：提供半导体 衬底，在所述半导体衬底上形成伪栅极结构，所述伪栅极结构包括自下而上层叠的界面层、 高k介电层、A1 203保护层、覆盖层和牺牲栅电极层；去除所述伪栅极结构中的牺牲栅电极 层，形成栅沟槽；在所述栅沟槽内形成金属栅极结构。 进一步，在去除所述牺牲栅电极层之前，还包括在所述伪栅极结构的两侧形成侧 壁结构以及在所述半导体衬底上形成层间绝缘层的步骤。 进一步，所述侧壁结构至少包括氧化物层和/或氮化物层。 进一步，所述A1203保护层的厚度为2-10埃。 进一步，采用热氧化工艺形成所述界面层。 进一步，采用化学气相沉积工艺形成所述高k介电层和所述牺牲栅电极层。 进一步，采用化学气相沉积工艺或原子层沉积工艺形成所述A1203保护层。 进一步，采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺形成所述 覆盖层。 进一步，所述金属栅极结构包括自下而上层叠的功函数金属层和金属栅极材料 层。 进一步，所述功函数金属层和所述金属栅极材料层之间还包括自下而上层叠的阻 挡层和浸润层。 进一步，采用干法蚀刻或湿法蚀刻实施所述牺牲栅电极层的去除。 进一步，在实施所述牺牲栅电极层的去除之后，还包括执行湿法清洗的步骤，以去 除所述栅沟槽内残留的蚀刻物质和杂质。 本专利技术还提供一种半导体器件，包括：半导体衬底；形成在所述半导体衬底上的 自下而上层叠的界面层、高k介电层、A1 203保护层和覆盖层；形成在所述覆盖层上的金属栅 极结构；形成在所述金属栅极结构两侧的间隙壁结构。 进一步，所述A1203保护层的厚度为2-10埃。 进一步，所述金属栅极结构包括自下而上层叠的功函数金属层和金属栅极材料 层。 进一步，所述功函数金属层和所述金属栅极材料层之间还包括自下而上层叠的阻 挡层和浸润层。 进一步，所述侧壁结构至少包括氧化物层和/或氮化物层。 根据本专利技术，在伪栅极结构中的高k介电层和覆盖层之间形成A1203保护层，可以 阻止后续形成于覆盖层之上的金属栅极结构中的由TiAl构成的功函数金属层中的A1向高 k介电层中的扩散，提高半导体器件的可靠性。 【专利附图】【附图说明】 本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本发 明的实施例及其描述，用来解释本专利技术的原理。 附图中： 图1A-图1F为根据本专利技术示例性实施例的方法依次实施的步骤所分别获得的器 件的示意性剖面图； 图2为根据本专利技术示例性实施例的方法形成具有高k-金属栅极结构的NM0S的流 程图。 【具体实施方式】 在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然 而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以 实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进 行描述。 为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出 的形成具有高k_金属栅极结构的NM0S的方法。显然，本专利技术的施行并不限定于半导体领 域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细 描述外，本专利技术还可以具有其他实施方式。 应当理解的是，当在本说明书中使用术语"包含"和/或"包括"时，其指明存在所 述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整 体、步骤、操作、元件、组件和/或它们的组合。 下面，参照图1A-图1F和图2来描述根据本专利技术示例性实施例的方法形成具有高 k_金属栅极结构的NM0S的详细步骤。 参照图1A-图1F，其中示出了根据本专利技术示例性实施例的方法依次实施的步骤所 分别获得的器件的示意性剖面图。 首先，如图1A所示，提供半导体衬底100,半导体衬底100的构成材料可以采用未 掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI)等。作为示例，在本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成伪栅极结构，所述伪栅极结构包括自下而上层叠的界面层、高k介电层、Al2O3保护层、覆盖层和牺牲栅电极层；去除所述伪栅极结构中的牺牲栅电极层，形成栅沟槽；在所述栅沟槽内形成金属栅极结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：禹国宾，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31