一种快速低开销峰值检测电路制造技术

本发明专利技术公开了一种快速低开销峰值检测电路。相对于传统的峰值检测电路，本发明专利技术主要进行了以下改进：第一，去掉传统峰值检测电路中的充放电电容，使得峰值检测结果更加快速且大大降低了芯片面积开销；第二，巧妙采用了PMOS管作为四路正交信号输入管，并使输入管直流状态为亚导通，利用四路正交信号瞬时电压对PMOS管导通能力的不同得到比较电压并与阈值电压比较，最终得出检测结果。本发明专利技术具有快速获取检测结果，低开销，低功耗，便于集成的优点。

【技术实现步骤摘要】
一种快速低开销峰值检测电路
本专利技术用于集成电路设计领域，具体涉及一种快速低开销峰值检测电路。
技术介绍
在当前模拟CMOS集成电路设计领域，尤其在射频接收器中，射频(RF)信号被接收器所接收，然而RF信号强度会随着接收器距信号发射源的远近或者周围环境的变化而变化，如果该信号强度过弱，将会导致整个系统的信噪比降低，而信号过强将导致接收机饱和，从而在信号处理的过程中引入显著的非线性，因此，在接收通路上通常需要一个自动增益控制电路(AGC)，来控制整个系统的增益，保证在弱信号输入时有较大的增益，而在强信号输入时有较小的增益，这样，AGC就需要一个检测机制，并将检测结果提供给控制电路进行反馈控制，这就是峰值检测电路。在集成电路设计中，传统的峰值检测电路往往离不开充放电电容，如图1所示，其基本原理就是通过检测输入信号幅值的不同产生充放电电流，电流对电容充放电产生比较电压，比较电压与参考电压比较得出比较结果进而控制系统增益。然而，这种检测机制也存在一定的弊端：首先，为了得到一个稳定的参考电压，充放电电容的容值往往不能太小，而大的容值意味着大的面积开销，增加了设计的成本；其次，在对电容充电时，较大的电容会使得充电时间较慢，这直接导致峰值检测输出结果时间较长，影响系统的后续操作。
技术实现思路
本专利技术是针对传统峰值检测电路检测速度慢，面积开销大的问题，提出了一种快速低开销峰值检测电路，本专利技术的主要特征在于：所述电路结构包括高低阈值电压产生电路，峰值比较电压产生电路以及峰值检测输出电路三个部分，电路由尾电流源IB提供偏置电流，通过PMOS管(P1)按照1:1:1:1:2的比例分别镜像到PMOS电流源管(P2)，PMOS电流源管(P3)，PMOS电流源管(P4)，PMOS电流源管(P5)，PMOS管(P2)的漏端接第一电阻(R1)的一端，第一电阻(R1)的另一端与可变电阻(Rs)串联，可变电阻(Rs)的另一端与第二电阻(R2)串联，第二电阻(R2)的另一端接地，PMOS管(P2)的漏端产生直流电压(VG)，(VG)作为直流偏置电压分别接PMOS管(P7)的栅端，PMOS管(P8)的栅端，PMOS管(P10)的栅端，PMOS管(P11)的栅端，PMOS管(P12)的栅端，PMOS管(P13)的栅端为其提供直流偏置，串联可变电阻(Rs)的两端可以根据需要产生一个高电压(V1)和一个低电压(V2)，高电压(V1)接到PMOS管(P9)的栅端，PMOS管(P9)的漏端接地，PMOS管(P9)的源端与PMOS电流源管(P4)的漏端相接，同时，还与PMOS管(P8)的源端相接，产生高阈值电压(VH)并连接到第一比较器(CMP1)的正端，PMOS管(P8)的漏端接地；低电压(V2)接到PMOS管(P6)的栅端，PMOS管(P6)的漏端接地，PMOS管(P6)的源端与PMOS电流源管(P3)的漏端相接，同时，还与PMOS管(P7)的源端相接，产生低阈值电压(VL)并连接到第二比较器(CMP2)的负端，PMOS管(P7)的漏端接地；调整直流偏置电压(VG)，使得四路正交信号输入管PMOS管(P10)、PMOS管(P11)、PMOS管(P12)、PMOS管(P13)都工作在亚阈值区，也就是说PMOS管(P10)、PMOS管(P11)、PMOS管(P12)、PMOS管(P13)都工作在亚导通状态，第一路正交信号(VIP)通过第一电容(C1)耦合到PMOS管(P10)的栅端，第二路正交信号(VIN)通过第二电容(C2)耦合到PMOS管(P11)的栅端，第三路正交信号(VQP)通过第三电容(C3)耦合到PMOS管(P12)的栅端，第四路正交信号(VQN)通过第四电容(C4)耦合到PMOS管(P13)的栅端，PMOS管(P10)的漏端，PMOS管(P11)的漏端，PMOS管(P12)的漏端和PMOS管(P13)的漏端均接地，PMOS管(P10)的源端，PMOS管(P11)的源端，PMOS管(P12)的源端和PMOS管(P13)的源端相接并与PMOS电流源管(P5)的漏端相接产生峰值比较电压(VC)，峰值比较电压(VC)分别接到第一比较器(CMP1)的负端和第二比较器(CMP2)的正端，第一比较器(CMP1)的输出与第一buffer(BUF1)的输入相接，第一buffer(BUF1)的输出接(SR触发器)的(S)端，第二比较器(CMP2)的输出与第二buffer(BUF2)的输入相接，第二buffer(BUF2)的输出接(SR触发器)的(R)端，(SR触发器)的输出端(Q)接输出端口(OUT)。本专利技术的主要特点在于：1.电路的比较电压由PMOS管作为输入管的源极跟随器产生，使输入管工作在亚阈值区，通过正交信号耦合到输入管栅端的瞬时电压对输入管导通能力的不同得到比较电压；2.高低阈值电压的产生由一个可变电阻分压得到，可变电阻的大小可以根据峰值检测的需要灵活设置，并得到合适的高低阈值电压；3.省去了传统峰值检测电路中的充放电电容，大大减小了芯片面积开销，提高了检测速度。附图说明图1传统应用中峰值检测电路结构示意图；图2本专利技术提出的快速低开销峰值检测电路结构；图3四路正交信号某一瞬时电压示意图。具体实施方式以下结合附图，详细说明专利技术公开的一种快速低开销峰值检测电路结构和工作过程。在本专利技术的实施例中，如图2所示，整个峰值检测电路主要由高低阈值电压产生电路，峰值比较电压产生电路以及峰值检测输出电路三个部分组成。电路由尾电流源IB提供偏置电流，通过PMOS管P1按照1:1:1:1:2的比例分别镜像到PMOS电流源管P2，PMOS电流源管P3，PMOS电流源管P4，PMOS电流源管P5，PMOS管P2的漏端接第一电阻R1的一端，第一电阻R1的另一端与可变电阻Rs串联，可变电阻Rs的另一端与第二电阻R2串联，第二电阻R2的另一端接地，PMOS管P2的漏端产生直流电压VG，VG作为直流偏置电压分别接PMOS管P7的栅端，PMOS管P8的栅端，PMOS管P10的栅端，PMOS管P11的栅端，PMOS管P12的栅端，PMOS管P13的栅端为其提供直流偏置，串联可变电阻Rs的两端可以根据需要产生一个高电压V1和一个低电压V2，高电压V1接到PMOS管P9的栅端，PMOS管P9的漏端接地，PMOS管P9的源端与PMOS电流源管P4的漏端相接，同时，还与PMOS管P8的源端相接，PMOS管(P8)的漏端接地，PMOS管P8、PMOS管P9以及PMOS管P4一起构成了一个源极跟随器，其输出产生高阈值电压VH并连接到第一比较器CMP1的正端；低电压V2接到PMOS管P6的栅端，PMOS管P6的漏端接地，PMOS管P6的源端与PMOS电流源管P3的漏端相接，同时，还与PMOS管P7的源端相接，PMOS管P7的漏端接地，PMOS管P6、PMOS管P7以及PMOS管P3一起构成了一个源极跟随器，其输出产生低阈值电压VL并连接到第二比较器CMP2的负端，高、低阈值电压将用于与峰值电压的比较得出检测结果。在峰值比较电压产生电路中，调整直流偏置电压VG，使得四路正交信号输入管PMOS管P10、PMOS管P11、PMOS管P12、PMOS管P13都工作在亚阈值区，也就是说PMOS管P1本文档来自技高网...

【技术保护点】
一种快速低开销峰值检测电路，其特征在于，所述电路结构包括高低阈值电压产生电路，峰值比较电压产生电路以及峰值检测输出电路三个部分，电路由尾电流源IB提供偏置电流，通过PMOS管(P1)按照1:1:1:1:2的比例分别镜像到PMOS电流源管(P2)，PMOS电流源管(P3)，PMOS电流源管(P4)，PMOS电流源管(P5)，PMOS管(P2)的漏端接第一电阻(R1)的一端，第一电阻(R1)的另一端与可变电阻(Rs)串联，可变电阻(Rs)的另一端与第二电阻(R2)串联，第二电阻(R2)的另一端接地，PMOS管(P2)的漏端产生直流电压(VG)，(VG)作为直流偏置电压分别接PMOS管(P7)的栅端，PMOS管(P8)的栅端，PMOS管(P10)的栅端，PMOS管(P11)的栅端，PMOS管(P12)的栅端，PMOS管(P13)的栅端为其提供直流偏置，串联可变电阻(Rs)的两端可以根据需要产生一个高电压(V1)和一个低电压(V2)，高电压(V1)接到PMOS管(P9)的栅端，PMOS管(P9)的漏端接地，PMOS管(P9)的源端与PMOS电流源管(P4)的漏端相接，同时，还与PMOS管(P8)的源端相接，产生高阈值电压(VH)并连接到第一比较器(CMP1)的正端，PMOS管(P8)的漏端接地；低电压(V2)接到PMOS管(P6)的栅端，PMOS管(P6)的漏端接地，PMOS管(P6)的源端与PMOS电流源管(P3)的漏端相接，同时，还与PMOS管(P7)的源端相接，产生低阈值电压(VL)并连接到第二比较器(CMP2)的负端，PMOS管(P7)的漏端接地；调整直流偏置电压(VG)，使得四路正交信号输入管PMOS管(P10)、PMOS管(P11)、PMOS管(P12)、PMOS管(P13)都工作在亚阈值区，也就是说PMOS管(P10)、PMOS管(P11)、PMOS管(P12)、PMOS管(P13)都工作在亚导通状态，第一路正交信号(VIP)通过第一电容(C1)耦合到PMOS管(P10)的栅端，第二路正交信号(VIN)通过第二电容(C2)耦合到PMOS管(P11)的栅端，第三路正交信号(VQP)通过第三电容(C3)耦合到PMOS管(P12)的栅端，第四路正交信号(VQN)通过第四电容(C4)耦合到PMOS管(P13)的栅端，PMOS管(P10)的漏端，PMOS管(P11)的漏端，PMOS管(P12)的漏端和PMOS管(P13)的漏端均接地，PMOS管(P10)的源端，PMOS管(P11)的源端，PMOS管(P12)的源端和PMOS管(P13)的源端相接并与PMOS电流源管(P5)的漏端相接产生峰值比较电压(VC)，峰值比较电压(VC)分别接到第一比较器(CMP1)的负端和第二比较器(CMP2)的正端，第一比较器(CMP1)的输出与第一buffer(BUF1)的输入相接，第一buffer(BUF1)的输出接(SR触发器)的(S)端，第二比较器(CMP2)的输出与第二buffer(BUF2)的输入相接，第二buffer(BUF2)的输出接(SR触发器)的(R)端，(SR触发器)的输出端(Q)接输出端口(OUT)。...

【技术特征摘要】
1.一种快速低开销峰值检测电路，其特征在于，所述电路包括高低阈值电压产生电路，峰值比较电压产生电路以及峰值检测输出电路三个部分，高低阈值电压产生电路由尾电流源IB提供偏置电流，通过PMOS管P1按照1:1:1:1:2的比例分别镜像到PMOS管P2，PMOS管P3，PMOS管P4，PMOS管P5，PMOS管P2的漏端接第一电阻R1的一端，第一电阻R1的另一端与可变电阻Rs串联，可变电阻Rs的另一端与第二电阻R2串联，第二电阻R2的另一端接地，PMOS管P2的漏端产生直流电压VG，直流电压VG分别接PMOS管P7的栅端，PMOS管P8的栅端，PMOS管P10的栅端，PMOS管P11的栅端，PMOS管P12的栅端，PMOS管P13的栅端为其提供直流偏置，可变电阻Rs的两端可以根据需要产生一个高电压V1和一个低电压V2，高电压V1接到PMOS管P9的栅端，PMOS管P9的漏端接地，PMOS管P9的源端与PMOS管P4的漏端相接，同时，还与PMOS管P8的源端相接，产生高阈值电压VH并连接到第一比较器CMP1的正端，PMOS管P8的漏端接地；低电压V2接到PMOS管P6的栅端，PMOS管P6的漏端接地，PMOS管P6的源端与PMOS管P3的漏端相接，同时，还与PMOS管P7的源端相接，产生低阈值电压VL并...

【专利技术属性】
技术研发人员：王志鹏，
申请(专利权)人：长沙景嘉微电子股份有限公司，
类型：发明
国别省市：湖南;43