本发明专利技术公开一种影像感测器及其制作工艺，该影像感测器包含一透镜、一基底、一第一介电层、一第二介电层以及一彩色滤光片。透镜用以接收光。基底包含一光感测元件于一光感测区，用以接收入射至透镜的光。第一介电层以及第二介电层由下而上堆叠于基底上，其中第二介电层具有一凹槽，此凹槽位于第一介电层上，且位于透镜以及光感测元件之间的一光路径上。彩色滤光片设置于凹槽中。此外，本发明专利技术又提供一种影像感测制作工艺用以形成前述的影像感测器。
【技术实现步骤摘要】
【专利摘要】本专利技术公开一种影像感测器及其制作工艺，该影像感测器包含一透镜、一基底、一第一介电层、一第二介电层以及一彩色滤光片。透镜用以接收光。基底包含一光感测元件于一光感测区，用以接收入射至透镜的光。第一介电层以及第二介电层由下而上堆叠于基底上，其中第二介电层具有一凹槽，此凹槽位于第一介电层上，且位于透镜以及光感测元件之间的一光路径上。彩色滤光片设置于凹槽中。此外，本专利技术又提供一种影像感测制作工艺用以形成前述的影像感测器。【专利说明】影像感测器及其制作工艺
本专利技术涉及一种影像感测器及其制作工艺，且特别是涉及一种形成一彩色滤光片 于一金属介电层中的影像感测器及其制作工艺。
技术介绍
由于CMOS影像感测器即基于互补金属氧化物半导体（CMOS)技术而制造，因此采 用CMOS电路制作工艺制作的CMOS影像感测器可将影像感测器以及其所需要的周边电路加 以整合，因而被广泛使用。 典型的影像感测器可依其功能划分为一光感测区与一周边电路区，其中光感测 区通常设有多个成阵列排列的感光二极管（photodiode)，并分别搭配重置晶体管（reset transistor)、电流汲取兀件（current source follower)及列选择开关（row selector) 等的M0S晶体管，用来接收外部的光线并感测光照的强度，而周边电路区则用来串接内部 的金属内连线及外部的连接线路。影像感测器的感光原理是将入射光线区分为各种不同波 长光线的组合，再分别由半导体基底上的多个感光元件予以接收，并转换为不同强弱的数 字信号。例如，将入射光区分为红、蓝、绿三色光线的组合，再由相对应的感光二极管予以接 收，进而转换为数字信号。 其中一种CMOS影像感测器是采用前照式（Front Side Illumination, FSI)技 术来制造像素阵列上的像素，其入射光经过像素的前端（front side)到达光感测区域 (photo-sensing area)。也就是说，CMOS影像感测器的结构，使得入射光先通过介电层、金 属层之后到达光感测区域，因此透镜、彩色滤光片以及光感测区域等布局对于改善所形成 的影像感测器的品质，例如增加量子效率（quantum efficiency)、减少像素间的交叉干扰 (cross talk)以及降低暗电流（dark current)等等，具有重大的影响。
技术实现思路
本专利技术的目的在于提出一种影像感测器及其制作工艺，其形成一彩色滤光片于一 金属介电层（inter metal dielectric, IMD)中，并且通过控制用以放置此彩色滤光片的凹 槽的深度及位置来调整彩色滤光片的位置。 为了达上述目的，本专利技术提供一种影像感测器，其包含一透镜、一基底、一第一介 电层、一第二介电层以及一彩色滤光片。透镜用以接收光。基底包含一光感测兀件于一光 感测区中，用以接收入射至透镜的光。第一介电层以及第二介电层由下而上堆叠于基底上， 其中第二介电层具有一凹槽，而凹槽位于第一介电层上，且位于透镜以及光感测元件之间 的一光路径上。彩色滤光片设置于凹槽中。 本专利技术提供一种影像感测制作工艺，包含下述步骤。首先，提供一基底，包含一光 感测元件于一光感测区中。接着，依序形成一第一介电层以及一第二介电层堆叠于基底上。 之后，形成一凹槽于第二介电层中。其后，形成一彩色滤光片于第一介电层上的凹槽中。而 后，形成一透镜于彩色滤光片上方，以使光感测元件接收入射至透镜并且通过彩色滤光片 的光。 基于上述，本专利技术提出一种影像感测器及其制作工艺，其形成一凹槽于一第二介 电层中，以使彩色滤光片设置于凹槽中及第一介电层上，以优化通过彩色滤光片至一光感 测元件的一光路径。再者，通过控制凹槽的深度、尺寸及位置可调整光路径以及彩色滤光片 的厚度，进而提升所形成的影像感测器的感光度以及分色光的能力。 【专利附图】【附图说明】 图1-图9是绘示本专利技术一实施例的影像感测制作工艺的剖面示意图； 图10是绘示本专利技术另一实施例的影像感测制作工艺的剖面示意图。 主要元件符号说明 10:隔离结构 20 :光感测元件 30 :M0S 晶体管 32:栅极 34:源 / 漏极 40 :选择性接触洞蚀刻停止层 50:介电层 100:影像感测器 110:基底 120:第一介电层 122、142、144 :金属内连线结构 124、132:部分 130、150 :蚀刻停止层 140:第二介电层 146 :盖层结构 148、149 :图案化的介电层 160 :彩色滤光片 170、170a:材料层 172a :延伸部 180 :透镜 A :光感测区 B :周边区 C1 :接触插塞 P1、P2:蚀刻制作工艺 R:凹槽 S1 :正面 S2 :平坦的顶面 S3 :平坦的底面 【具体实施方式】 图1-图9是绘示本专利技术一实施例的影像感测制作工艺的剖面示意图。如图1所 示，进行一影像感测制作工艺的前端制作工艺，其可包含下述步骤。首先，提供一基底110， 具有一正面S1，其中在本实施例的正面S1为一主动面。基底110可以后续形成于其上的 结构的用途区分为一光感测区A，以及一周边区B，位于光感测区A旁。基底110例如是 一硅基底、一含硅基底、一三五族覆硅基底（例如GaN-on-silicon)、一石墨烯覆硅基底 (graphene-on-silicon)或一娃覆绝缘（silicon-on-insulator，SOI)基底等半导体基底。 接着，形成一隔离结构10于基底110的正面S1，以电性绝缘光感测区A以及周边区B，其 中隔离结构10可为浅沟隔离结构，且其可以一浅沟隔离制作工艺形成，但本专利技术不以此为 限。而后，形成一光感测元件20,例如多个成阵列排列的感光二极管，于隔离结构10-侧的 光感测区A中，用以接收入射光，以及形成至少一 M0S晶体管30于隔离结构10的另一侧， 其可为配重置晶体管（reset transistor)、电流汲取兀件（current source follower)及 列选择开关（row selector)等的M0S晶体管，用以将感测光线转换为数字信号，或者是位 于周边电路区内的逻辑M0S晶体管等，本实施例不一一举例。M0S晶体管30可包含一栅极 32位于基底110上，以及一源/漏极34位于栅极32侧边的基底110中。形成一选择性接 触洞蚀刻停止层（contact etch stop layer, CESL) 40顺应覆盖基底110以及M0S晶体管 30。选择性接触洞蚀刻停止层40可例如为一已掺杂的氮化层，但本专利技术不以此为限。在本 实施例中，仅绘示单一隔离结构10、单一光感测元件20以及单一 M0S晶体管30等于图示 中，但此些元件的数量非限于此。 全面形成一介电层50于基底110的正面S1 (或选择性接触洞蚀刻停止层40上）。 介电层50可例如为一层间介电层，而其可为一氧化层，但本专利技术不以此为限。接续，例如以 蚀刻等方式形成接触洞(未绘示）于介电层50中，并再填入例如铜或钨本文档来自技高网...
【技术保护点】
一种影像感测器，包含：透镜，用以接收光；基底，包含一光感测元件于一光感测区，用以接收入射至该透镜的光；第一介电层以及第二介电层，由下而上堆叠于该基底上，其中该第二介电层具有一凹槽，该凹槽位于该第一介电层上及于该透镜以及该光感测元件之间的一光路径上；以及彩色滤光片，设置于该凹槽中。
【技术特征摘要】
【专利技术属性】
技术研发人员：彭俊宏，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。