经由总线的地址信道的协作写入制造技术

本发明专利技术涉及经由总线的地址信道的协作写入。本发明专利技术揭示一种用于在处理系统中经由总线进行通信的处理系统及方法。所述处理系统包含接收装置、具有第一、第二及第三信道的总线及发送装置，所述发送装置经配置以在所述第一信道上寻址所述接收装置，并在所述第二信道上从所述接收装置读取有效负载，所述发送装置进一步经配置以在所述第一信道上向所述接收装置写入有效负载的第一部分且在所述第三信道上向所述接收装置写入所述有效负载的第二部分。

【技术实现步骤摘要】
经由总线的地址信道的协作写入分案申请本专利技术专利申请是申请日为2007年2月23日，申请号为200780006259.5，以及专利技术名称为“经由总线的地址信道的协作写入”的专利技术专利申请案的分案申请。相关申请交叉参考案本专利申请案主张基于在2006年2月24日提出申请的名称为“经由地址信道的协作写入(CooperativeWritesOverAddressChannel)”的临时申请案第60/776,529号的优先权，且受让于本专利技术受让人且以此以引入方式明确并入本文中。本专利申请案涉及下列与本文同时提出申请且名称为“经由地址信道的辅助写入(AuxiliaryWritesOverAddressChannel)”的同在申请中的代理档案号第060485号美国专利申请案，其受让于本专利技术受让人且以引用的方式明确地并入本文中。
本专利技术大体来说涉及处理系统，且更具体来说涉及用于经由具有总线背景的地址信道来执行协作写入的系统及技术。
技术介绍
大多数现代处理系统的核心是称作总线的互连。所述总线在所述系统中的各种处理实体之间移动信息。如今，大多数总线架构是极为标准的。这些标准总线架构通常具有独立及单独的读取、写入及地址信道。在处理系统中，这种类型的总线架构常被发现具有由存储器支持的一个或一个以上一般用途。在这些系统中，所述存储器提供存储媒体，所述存储媒体可保存处理器执行其功能所需要的程序及数据。处理器可通过将地址设置在地址信道上并发送适当的读取/写入控制信号来读取或写入到存储器。根据读取/写入控制的状态，处理器经由写入信道写入到存储器或经由读取信道从存储器中读取。在这些类型的处理系统以及许多其它处理系统中，可需要减小写入延迟及增大写入带宽。
技术实现思路
以下揭示一种处理系统的一个方面。所述处理系统包含：接收装置；总线，其具有第一、第二及第三信道；及发送装置，其经配置以在所述第一信道上寻址所述接收装置并在所述第二信道上从所述接收装置读取有效负载，所述发送装置进一步经配置以在第一信道上向接收装置写入有效负载的第一部分且在第三信道上向接收装置写入所述有效负载的第二部分。以下揭示一种处理系统的另一方面。所述处理系统包含：接收装置；总线，其具有第一、第二及第三信道；用寻址装置，其用于在所述第一信道上寻址所述接收装置；读取装置，其用于在所述第二信道上从接收装置读取有效负载；及写入装置，其用于在所述第一信道上向接收装置写入有效负载的第一部分且在所述第三信道上向接收装置写入所述有效负载的第二部分。以下揭示一种经由总线在发送装置与接收装置之间进行通信的方法的一个方面。所述总线包含第一、第二及第三信道。所述方法包含：在第一信道上寻址接收装置；在第二信道上从所述接收装置读取有效负载；及在第一信道上向所述接收装置写入有效负载的第一部分且在所述第三信道上向所述接收装置写入所述有效负载的第二部分。以下揭示总线主控装置的一个方面。所述总线主控装置包含：处理器；及总线接口，其经配置以将所述处理器介接到具有第一、第二及第三信道的总线，所述总线接口进一步经配置以在所述第一信道上寻址从属装置、在所述第二信道上从所述从属装置接收有效负载并在第一信道上向从属装置写入有效负载的第一部分且在第三信道上向从属装置写入所述有效负载的第二部分。本专利技术还揭示一种总线主控装置的另一方面。所述总线主控装置包含：处理器；及介接装置，其用于将所述处理器介接到具有第一、第二及第三信道的总线；介接装置，其用于将处理器介接到所述总线，其中包括用于在第一信道上寻址从属装置的装置；接收装置，其用于在第二信道上从从属装置接收有效负载；及写入装置，其用于在第一信道上向从属装置写入有效负载的第一部分且在第三信道上向从属装置写入有效负载的第二部分。以下揭示一种从属装置的一个方面。所述从属装置包含：存储器；及总线接口，其经配置以将存储器介接到具有第一、第二及第三信道的总线，所述总线接口经配置以在第一信道上从总线主控装置接收地址及有效负载的第一部分、在第二信道上向总线主控装置发送有效负载并在第三信道上从总线主控装置接收所述有效负载的第二部分。以下揭示一种从属装置的另一方面。所述从属装置包含：存储器；及介接装置，其用于将所述存储器介接到具有第一、第二及第三信道的总线；介接装置，其用于将存储器介接到所述总线，其中包括用于在第一信道上从总线主控装置接收地址及有效负载的第一部分的装置；发送装置，其用于在第二信道上向总线主控装置发送有效负载；及接收装置，其用于在第三信道上从总线主控装置接收所述有效负载的第二部分。应了解，根据下文详细说明，所属
的技术人员将易于了解本专利技术的其它实施例，其中以图解说明的方式显示及描述本专利技术的各种实施例。正如人们将要了解，本专利技术能够具有其它及不同实施例，且能够以各种其它方面对其若干细节进行修改，所有这些均不背离本专利技术。因此，应将本文的图式及说细说明视为具图解说明性质而非限定性。附图说明本文以举例方式而非限定方式在附图中图解说明本专利技术的各个方面，其中：图1是图解说明处理系统中经由总线进行通信的两个装置的实例的简化方块图；图2是显示图1的处理系统中的总线的地址及写入信道上的信息流动的图解说明，其中所述地址信道提供用于地址及数据的类属媒体；图3是显示在图1的处理系统中经由总线的两个写入操作的时序图；图4是图解说明高速缓存一致性处理系统的简化方块图，所述系统具有通过总线互连与共享资源进行通信的两个处理装置；图5是显示在图4的高速缓存一致性处理系统中的一个处理装置与总线互连之间的地址及写入信道上的信息流动的图解说明。图6是图解说明在处理系统中经由4信道的总线进行通信的两个装置的实例的简化方块图。图7是显示图6的处理系统中的4信道总线的地址及写入信道上的信息流动的图解说明，其中读取及写入地址信道提供用于地址及数据的属类媒体。具体实施方式下文结合附图列举的详细说明打算作为本专利技术各种实施例的说明，而不打算代表本专利技术仅可实施为这些实施例。为使读者透彻地了解本专利技术，在详细说明中包含若干具体细节。然而，所属
的技术人员将易于了解，可不以这些具体细节来实践本专利技术。在某些实例中，为避免模糊本专利技术的概念，以方块图形式显示众所周知的结构及组件。图1是图解说明在处理系统中经由总线进行通信的两个装置的实例的简化方块图。处理系统100可以是协作以执行一个或一个以上处理功能的硬件装置的集合。处理系统100的典型应用包含但不限于：桌上型计算机、膝上型计算机、服务器、蜂窝电话、个人数字助理(PDA)、游戏控制台、传呼机、调制解调器、音频设备、医疗装置、机动车、视频设备、工业设备或任何其它能够处理、检索及存储信息的机器或装置。图中显示处理系统100具有经由总线106与接收装置104通信的发送装置102。总线106包含三个信道：地址信道106a、写入信道106b及读取信道106c。将“信道”定义为一组电导体，所述电导体可用于在两个装置之间携载信息且具有一组共用的控制信号。在此实例中，每一信道为32位宽。通常，总线互连(未显示)将用于经由总线106在发送装置102与接收装置104之间建立点对点通信路径。或者，总线106可以是专用总线、共享总线或任何其它类型的合适总线架构。发送装置102可以是任何类型的总线主控装置本文档来自技高网...

【技术保护点】
一种处理系统，其包括：接收装置；总线，其具有地址信道、读取信道及写入信道；及发送装置，其经配置以在所述地址信道上寻址所述接收装置，且在所述读取信道上从所述接收装置读取有效负载；所述发送装置进一步经配置以在一个时钟循环期间，在地址信道上寻址所述接收装置的同时在写入信道上向所述接收装置写入所述有效负载的一部分，且在另一时钟循环期间，同时在所述写入信道上向所述接收装置写入有效负载的一部分并在所述地址信道上向所述接收装置写入所述有效负载的另一部分；其中，为了在所述总线上同时发送所述负载的多个连续的部分，所述发送装置经配置以通过在所述写入信道上发送所述多个连续的部分中的第一连续部分，且在所述地址信道上发送所述第一连续部分的后续部分，来使所述写入信道的数据顺序优先于所述地址信道。

【技术特征摘要】
2006.02.24 US 60/776,529;2006.08.31 US 11/468,9081.一种处理系统，其包括：接收装置；总线，其具有地址信道、读取信道及写入信道；及发送装置，其经配置以在所述地址信道上寻址所述接收装置，且在所述读取信道上从所述接收装置读取有效负载；所述发送装置进一步经配置以在一个时钟循环期间，在地址信道上寻址所述接收装置的同时在写入信道上向所述接收装置写入所述有效负载的一部分，且在另一时钟循环期间，同时在所述写入信道上向所述接收装置写入有效负载的一部分并在所述地址信道上向所述接收装置写入所述有效负载的另一部分；其中，为了在所述总线上同时发送所述负载的多个连续的部分，所述发送装置经配置以通过在所述写入信道上发送所述多个连续的部分中的第一连续部分，且在所述地址信道上发送所述第一连续部分的后续部分，来使所述写入信道的数据顺序优先于所述地址信道。2.如权利要求1所述的处理系统，其中在所述一个时钟循环期间写入的有效负载的一部分为有效负载的第一部分，在所述另一时钟循环期间写入的有效负载的一部分及另一部分分别为有效负载的第二及第三部分，其中所述发送装置进一步经配置以在所述写入信道上向所述接收装置的第一地址发送所述有效负载的第四部分的同时，在所述地址信道上向所述接收装置发送第二地址。3.如权利要求1所述的处理系统，其中所述发送装置包括第一处理装置且所述接收装置包括总线互连，所述处理系统进一步包括第二处理装置，所述总线互连经配置以将所述第一及第二处理装置连接到共享资源，且其中所述第一处理装置进一步经配置以响应于来自所述第二处理装置的探听地址向所述总线互连写入有效负载的多个部分。4.如权利要求1所述的处理系统，其中所述总线进一步包括第二地址信道，所述发送装置进一步经配置以在所述地址信道上寻址所述接收装置以用于写入操作，且在第二地址信道上寻址所述接收装置以用于读取操作，且其中所述发送装置进一步经配置以在所述第二地址信道上向所述接收装置写入所述有效负载的额外部分。5.如权利要求4所述的处理系统，其中所述发送装置进一步经配置以向所述接收装置同时写入所述有效负载的第一、第二及所述额外部分。6.如权利要求4所述的处理系统，其中所述发送装置进一步经配置以在所述写入信道上向所述接收装置写入所述有效负载的第三部分，且在所述第二地址信道上向所述接收装置写入所述有效负载的第四部分的同时，在所述地址信道上向所述接收装置发送第二地址。7.如权利要求1所述的处理系统，其中所述发送装置进一步经配置以向所述接收装置提供控制信号，所述控制信号指示所述地址信道当前正用于寻址所述接收装置还是向所述接收装置写入所述有效负载的一部分。8.如权利要求1所述的处理系统，其中所述发送装置进一步经配置以在所述地址信道及写入信道中的每一者上提供控制信号，所述控制信号中的每一者均识别所述有效负载的正在其对应信道上发送的各部分。9.一种处理系统，其包括：接收装置；总线，其具有地址信道、读取信道及写入信道；寻址装置，其用于在所述地址信道上寻址所述接收装置；读取装置，其用于在所述读取信道上从所述接收装置读取有效负载；及写入装置，其用于在一个时钟循环期间，在地址信道上寻址所述接收装置的同时在写入信道上向所述接收装置写入所述有效负载的一部分，且在另一个时钟循环期间，同时在所述写入信道上向所述接收装置写入有效负载的一部分且在所述地址信道上向所述接收装置写入所述有效负载的另一部分；其中，为了在所述总线上同时发送所述负载的多个连续的部分，所述写入装置通过在所述写入信道上发送所述多个连续的部分中的第一连续部分，且在所述地址信道上发送所述第一连续部分的后续部分，来使所述写入信道的数据顺序优先于所述地址信道。10.一种经由总线在发送装置与接收装置之间进行通信的方法，所述总线包括地址信道、读取信道及写入信道，所述方法包括：在所述地址信道上寻址接收装置；在所述读取信道上从所述接收装置读取有效负载；及在一个时钟循环期间，在地址信道上寻址所述接收装置的同时在写入信道上向所述接收装置写入所述有效负载的一部分，且在另一个时钟循环期间，同时在所述写入信道上向所述接收装置写入有效负载的一部分且在所述地址信道上向所述接收装置写入所述有效负载的另一部分；其中，为了在所述总线上同时发送所述负载的多个连续的部分，通过在所述写入信道上发送所述多个连续的部分中的第一连续部分，且在所述地址信道上发送所述第一连续部分的后续部分，来使所述写入信道的数据顺序优先于所述地址信道。11.如权利要求10所述的方法，其中在所述一个时钟循环期间写入的有效负载的一部分为有效负载的第一部分，在所述另一时钟循环期间写入的有效负载的一部分及另一部分分别为有效负载的第二及第三部分，所述方法进一步包括：在所述写入信道上向所述接收装置的第一地址写入所述有效负载的第四部分的同时，在所述地址信道上向所述接收装置发送第二地址。12.如权利要求10所述的方法，其中所述发送装置包括第一处理装置且所述接收装置包括总线互连，所述处理系统进一步包括第二处理装置，所述总线互连经配置以将所述第一及第二处理装置连接到共享资源，且其中响应于来自所述第二处理装置的探听地址向所述总线互连写入有效负载的所述多个部分。13.如权利要求10所述的方法，其中所述总线进一步包括第二地址信道，在所述地址信道上对所述接收装置的所述寻址是用于写入操作，所述方法进一步包括在所述第二地址信道上寻址所述接收装置以用于读取操作及在所述第二地址信道上向所述接收装置写入所述有效负载的额外部分。14.如权利要求13所述的方法，其中所述发送装置进一步经配置以向所述接收装置同时写入所述有效负载的第一、第二部分及所述额外部分。15.如权利要求14所述的方法进一步包括在所述写入信道上向所述接收装置写入所述有效负载的第三部分，且在所述第二地址信道上向所述接收装置写入所述有效负载的第四部分的同时，在所述地址信道上向所述接收装置发送第二地址。16.如权利要求10所述的方法，其进一步包括向所述接收装置提供控制信号，所述控制信号指示所述地址信道当前正被用于寻址所述接收装置还是向所述接收装置写入所述有效负载的一部分。17.如权利要求10所述的方法，其进一步包括在所述地址信道及写入信道中的每一者上提供控制信号，所述控制信号中的每一者均识别所述有效负载的正在其对应信道上发送的各部分。18.一种总线主控装置，其包括：处理器；及总线接口，其经配置以将所述处理器介接到具有地址信道、读取信道及写入信道的总线，所述总线接口进一步经配置以在所述地址信道上寻址从属装置、在所述读取信道上从所述从属装置接收有效负载，并在...

【专利技术属性】
技术研发人员：理查德·杰拉尔德·霍夫曼，特伦斯·J·洛曼，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US