二极管以及包括该二极管的组件制造技术

本发明专利技术涉及二极管以及包括该二极管的组件，平面肖特基二极管，其半导体材料包括异质结，其至少在一个半导体层中产生2DEG。金属阳极接触位于上半导体层的顶部上，并且与该半导体层形成肖特基接触。金属阴极接触连接到2DEG，与包含2DEG的层形成欧姆接触。

【技术实现步骤摘要】
二极管以及包括该二极管的组件本申请是申请日为2009年12月3日、国际申请号为PCT/US2009/066647、国家申请号为200980156127.X、专利技术创造名称为“半导体异质结构”的中国专利申请的分案申请。
本专利技术涉及半导体电子器件，具体地涉及基于半导体异质结的肖特基二极管。
技术介绍
二极管被用于广泛的电子电路中。在高压开关应用的电路中使用的二极管理论上要求下面的特性。当反向偏置时(即，阴极处于比阳极更高的电压)，二极管应该能够耐受大电压，而同时允许尽可能少的电流通过。必须耐受的电压量取决于应用；例如，许多高功率开关应用要求二极管能够耐受至少600V或至少1200V的反向偏压，而没有大量电流通过。当电流正向流过二极管时(从阳极到阴极)，二极管两端的正向电压降Von应该尽可能小，以最小化传导损耗，或者换句话说二极管导通电阻Ron应该尽可能小。最后，当二极管被反向偏置时在二极管中存储的电荷量应该尽可能小，以减少二极管两端的电压改变时电路中的瞬时电流，由此减小了开关损耗。在二极管中，一般在上述各种特性之间存在平衡。例如，硅肖特基二极管一般可以显示出优良的开关速度和导通态性能，但是要遭受大反向漏电流，使其不适合高压应用。相反，高压SiPIN二极管可以耐受大反向偏置电压，具有低漏电流，但是一般显示出高导电和开关损耗。此外，PIN二极管中的反向恢复电流增加了晶体管在电路中损耗。在图1和2中示出了典型的肖特基二极管的视图。图1示出了垂直二极管结构。层2和4由相同导电类型的半导体材料构成，其中层2是重掺杂的，而层4是轻掺杂的。金属层7与层4形成肖特基阳极接触，并且金属层8与层2形成欧姆阴极接触。增加有源器件面积和/或降低半导体层4的厚度，可减小正向操作电压Von，但是会增加反向偏置泄漏。图2a和2b示出了横向二极管结构，其中图2a是二极管结构的截面图，而图2b是二极管结构的平面图(顶视图)。层12和14由相同导电类型的半导体材料构成(即，它们都是n型或都是p型)，其中层12是重掺杂的，而层14是轻掺杂的。金属层17与层14形成肖特基接触，而金属层18与层2形成欧姆接触。当阳极和阴极的平面结构需要封装时，或当在绝缘衬底上外延生长半导体材料时，几何形状优选为垂直的。由于正向电流必须通过的区域19的附加横向电阻，横向几何形状的导通电阻Ron一般比垂直几何形状的导通电阻Ron大。另外，作为正向电流横向向外流过非零表面电阻的层12的结果，流过14的电流易于向台面的边缘聚集，由此进一步增加了导通电阻。在标准的肖特基二极管中，当二极管被反向偏置时会产生肖特基势垒下降，导致增加的反向偏置电流。在图3a和3b的图中示意性示出了图1中二极管的肖特基势垒下降。图3a和3b是沿着图1中的虚线117的能带图，其中图3a对应于施加零偏置，即，阳极接触7和阴极接触8处于相同的电压，而图3b对应于反向偏置VR，即阳极接触7处于比阴极接触8低的电压。结构中的电场与图3a和3b中的导通带EC的斜率成正比。图3b中的肖特基势垒高度，(ΦB)R，比图3a中的势垒高度，(ΦB)0，低△ΦB，其中△ΦB随着在VR增加时出现的金属-半导体结附近的最大电场的增加而增加。当该器件两端的反向电压增加时，肖特基势垒的这种下降会导致增加的反向偏置电流。希望提供在保持低的导通电阻的同时可以实现高阻挡电压的二极管。对于工艺集成和降低成本，希望可以容易与其它电路部件如晶体管集成的二极管结构。另外，由于可以潜在地实现低的反向漏电流，所以希望肖特基势垒下降减缓的肖特基二极管。
技术实现思路
描述了具有低导通电阻、高击穿电压和低反向漏电流的半导体肖特基二极管。这里描述的器件能够二维电子气(2DEG)，以减小导通电阻和导电损耗，并且可以包括一个或多个下面的特征。二极管可以包括一个场极板或多个场极板，以增加击穿电压。二极管可以包括肖特基势垒，其在反向偏置操作期间不下降。二极管可以与半导体晶体管集成在同一衬底上。在一方面，描述了一种二极管。该二极管包括第一Ⅲ-N材料层、第二Ⅲ-N材料层和两个端子。第二Ⅲ-N材料层位于第一Ⅲ-N材料层上，其中由于第一Ⅲ-N材料层和第二Ⅲ-N材料层之间的成分差异，2DEG沟道位于第一Ⅲ-N材料层中。第一端子是由与第二Ⅲ-N材料层形成的肖特基接触构成的阳极，并且第二端子是与2DEG沟道欧姆接触的单一阴极。在另一方面，描述了一种二极管。该二极管包括第一Ⅲ-N材料层、第二Ⅲ-N材料层、第三Ⅲ-N材料层、第四Ⅲ-N材料层和两个端子。第二Ⅲ-N材料层位于第一Ⅲ-N材料层上。第二Ⅲ-N材料层与第一Ⅲ-N材料层成分不同。第三Ⅲ-N材料层位于第二Ⅲ-N材料层上，并且与第二Ⅲ-N材料层成分不同。第四Ⅲ-N材料层位于第三Ⅲ-N材料层上。由于第三Ⅲ-N材料层和第四Ⅲ-N材料层之间的成分差异，在第三Ⅲ-N材料层中邻近第四Ⅲ-N材料层处产生2DEG沟道。第一端子是由与第四Ⅲ-N材料层的肖特基接触构成的阳极，第二端子是与2DEG沟道欧姆接触的单一阴极。在另一方面，描述了一种二极管，其包括第一Ⅲ-N材料层、第二Ⅲ-N材料层、阳极和单一阴极。第二Ⅲ-N材料层是成分分级的，并且具有由极化感应电荷分布构成的沟道。阳极由与第二Ⅲ-N材料层的肖特基接触构成。阴极与沟道欧姆接触。在另一方面，描述了一种二极管，其包括：衬底；衬底上的第一Ⅲ-N材料层；第一Ⅲ-N材料层上的第二Ⅲ-N材料层，其中第二Ⅲ-N材料层与第一Ⅲ-N材料层成分不同；第二Ⅲ-N材料层上的第三Ⅲ-N材料层；和两个端子。由于第一Ⅲ-N材料层和第二Ⅲ-N材料层之间的成分差异，2DEG沟道位于第二Ⅲ-N材料层中邻近第一Ⅲ-N材料层处，并且第一、第二和第三Ⅲ-N材料层是N-极性的或氮终止的半极性材料。一个端子是由与第三Ⅲ-N材料层的N面的肖特基接触构成的阳极，另一端子是与2DEG沟道欧姆接触的单一阴极。在另一方面，描述一种二极管，其包括：第一Ⅲ-N材料层；第一Ⅲ-N材料层上的第二Ⅲ-N材料层；第一Ⅲ-N材料层上的第一绝缘体层，其使得第二Ⅲ-N材料层位于第一绝缘体层和第一Ⅲ-N材料层之间；和两个端子。第二Ⅲ-N材料层具有厚度，并且由于第一Ⅲ-N材料层和第二Ⅲ-N材料层之间的成分差异，第一2DEG沟道位于第一Ⅲ-N材料层中。绝缘体层小于7nm厚。第一端子是阳极，其延迟穿过第二Ⅲ-N材料层的整个厚度，以接触第一Ⅲ-N材料层，并与第一Ⅲ-N材料层形成肖特基接触，并且具有在第一绝缘体层上方延伸的延伸部分，且第二端子是与第一2DEG沟道欧姆接触的单一阴极。在另一方面，描述了一种二极管，其包括：第一Ⅲ-N材料层、第一Ⅲ-N材料层上的第二Ⅲ-N材料层、第三Ⅲ-N材料层、第四Ⅲ-N材料层和两个端子。第二Ⅲ-N材料层具有厚度，并且由于第一Ⅲ-N材料层和第二Ⅲ-N材料层之间的成分差异，第一2DEG沟道位于第一Ⅲ-N材料层中。第二Ⅲ-N材料层位于第一Ⅲ-N材料层和第三Ⅲ-N材料层之间。第三Ⅲ-N材料层位于第四Ⅲ-N材料层和第二Ⅲ-N材料层之间，并且由于第三Ⅲ-N材料层和第四Ⅲ-N材料层之间的成分差异，第二2DEG沟道位于第三Ⅲ-N材料层中。第一端子是阳极，其延迟穿过第二Ⅲ-N材料层的整个厚度，以接触第一Ⅲ-N材料层，并与第一Ⅲ-N材料层形成肖特基接触本文档来自技高网...

【技术保护点】
一种二极管，包括：第一Ⅲ‑N材料层；第二Ⅲ‑N材料层，位于所述第一Ⅲ‑N材料层上，所述第二Ⅲ‑N材料层与所述第一Ⅲ‑N层成分不同，其中所述第一Ⅲ‑N材料和所述第二Ⅲ‑N材料是Ⅲ‑N堆的一部分，并且由于所述第一Ⅲ‑N材料层和所述第二Ⅲ‑N材料层之间的成分差异，2DEG沟道位于所述第二Ⅲ‑N材料层中邻近所述第一Ⅲ‑N材料层；和第一端子和第二端子，其中：所述第一Ⅲ‑N材料和所述第二Ⅲ‑N材料是N极或氮终止的半极性材料；所述第一端子是包括与所述Ⅲ‑N堆的N面的肖特基接触的阳极，并且所述第二端子是与所述2DEG沟道欧姆接触的单一阴极。

【技术特征摘要】
2008.12.10 US 12/332,2841.一种二极管，包括：第一Ⅲ-N材料层；第二Ⅲ-N材料层，位于所述第一Ⅲ-N材料层上，所述第二Ⅲ-N材料层与所述第一Ⅲ-N材料层成分不同，其中所述第一Ⅲ-N材料和所述第二Ⅲ-N材料是Ⅲ-N堆的一部分，并且由于所述第一Ⅲ-N材料层和所述第二Ⅲ-N材料层之间的成分差异，2DEG沟道位于所述第二Ⅲ-N材料层中邻近所述第一Ⅲ-N材料层；和第一端子和第二端子，其中：所述第一Ⅲ-N材料和所述第二Ⅲ-N材料是N极或氮终止的半极性材料；所述第一端子是包括与所述Ⅲ-N堆的N面的肖特基接触的阳极，并且所述第二端子是与所述2DEG沟道欧姆接触的单一阴极。2.如权利要求1的二极管，其中所述第一Ⅲ-N材料层是掺杂的。3.如权利要求1的二极管，其中所述Ⅲ-N堆进一步包括位于所述第二Ⅲ-N材料层上的第三Ⅲ-N材料层。4.如权利要求3的二极管，其中所述阳极与所述第三Ⅲ-N材料层的N面形成肖特基接触。5.如权利要求3的二极管，其中当所述二极管反向偏置时，所述阳极的肖特基势垒高度不减小。6.如权利要求3的二极管，其中所述第三Ⅲ-N材料层具有第一厚度并且所述第二Ⅲ-N材料层具有第二厚度，并且所述阳极延伸穿过所述第三Ⅲ-N材料层的整个第一厚度并且穿过所述第二Ⅲ-N材料层的整个第二厚度。7.如权利要求1的二极管，所述第二Ⅲ-N材料层具有厚度，其中所述阳极延伸穿过所述第二Ⅲ-N材料层的整个厚度。8.一种半导体组件，包括权利要求7的所述二极管；和高电子迁移率晶体管，其中所述晶体管的端子被电连接到所述二极管的所述第一端子或所述第二端子。9.如权利要求8的组件，其中所述晶体...

【专利技术属性】
技术研发人员：吴毅锋，乌梅什·米什拉，普里米特·帕里克，储荣明，伊兰·本雅各布，申立坤，
申请(专利权)人：特兰斯夫公司，
类型：发明
国别省市：美国;US