一种横向SOI功率LDMOS器件制造技术

技术编号:10755881 阅读:95 留言:0更新日期:2014-12-11 12:28
一种横向SOI功率LDMOS器件,属于半导体功率器件技术领域。器件包括衬底、介质埋层及其上的半导体有源层,半导体有源层中形成槽型辅助积累结构,槽型辅助积累结构两侧为漂移区。槽型辅助积累结构由两层槽型隔离介质中间夹一层半导体高阻区形成,半导体高阻区中形成集成二极管。本发明专利技术在器件开态时,槽型辅助积累结构与漂移区界面处形成多子积累层,构成一条电流低阻通道,显著降低器件比导通电阻。关断状态,半导体高阻区承受耐压。开态电流大部分流经多子积累层,使得比导通电阻几乎与漂移区掺杂浓度无关,有效地缓解击穿电压与比导通电阻的矛盾关系。

【技术实现步骤摘要】
【专利摘要】一种横向SOI功率LDMOS器件,属于半导体功率器件
。器件包括衬底、介质埋层及其上的半导体有源层,半导体有源层中形成槽型辅助积累结构,槽型辅助积累结构两侧为漂移区。槽型辅助积累结构由两层槽型隔离介质中间夹一层半导体高阻区形成,半导体高阻区中形成集成二极管。本专利技术在器件开态时,槽型辅助积累结构与漂移区界面处形成多子积累层,构成一条电流低阻通道,显著降低器件比导通电阻。关断状态,半导体高阻区承受耐压。开态电流大部分流经多子积累层,使得比导通电阻几乎与漂移区掺杂浓度无关,有效地缓解击穿电压与比导通电阻的矛盾关系。【专利说明】—种横向SOI功率LDMOS器件
本专利技术属于半导体功率器件
,涉及横向功率半导体器件,尤其是横向SOI 功率 LDMOS (Lateral Double-diffus1n Metal Oxide Semiconductor field effecttransistor,横向双扩散金属-氧化物_半导体场效应晶体管)器件。
技术介绍
功率MOSFET(metaloxide semiconductor Field-Effect Transistor)是多子导电型器件,属于场控功率器件,具有输入阻抗高、速度快、易驱动、频率高、导通电阻低、正温度系数、安全工作区宽及可并联使用等诸多优点。对常规MOSFET而言,高耐压需要较长的漂移区长度和较低的漂移区掺杂浓度。然而,随着漂移区长度的增加,电流流通路径增长,导致漂移区的电阻将以超线性关系升高,器件导通电阻(RJ增加,开态功耗增加,器件比导通电阻正比于击穿电压的2.5次方。与纵向器件相比,横向MOSFET轻掺杂漂移区的增长,导致芯片面积等比例增加,器件的比导通电阻增加。因此,硅极限问题(Rm,sp~BV2 5)严重制约着横向器件的发展。 为了缓解比导通电阻和击穿电压的矛盾关系,业内研究者进行了大量研究。RESURF(Reduced Surface Field,降低表面电场)技术是改善横向器件击穿电压与比导通电阻矛盾的常用技术,该技术通过二维耗尽,降低器件表面电场峰值而避免提前击穿,同时能提高漂移区浓度而降低导通电阻。但double/triple RESURF中p-top/p-buried层需要占用部分电流流经面积而不利于导通电阻的进一步降低。 超结(Super junct1n)的提出打破了传统功率MOS器件的娃极限,提高了器件的耐压,降低了导通电阻。超结理论提出,在纵向功率器件中采用交替的P柱区和N柱区结构作为漂移区,N柱区和P柱区相互完全耗尽。N柱区中的电离施主正电荷发出的电力线大部分被P柱区的电离受主负电荷终止,整个耐压层类似一个本征耐压层,能承受更高的耐压。因此,N柱区中的掺杂浓度可以得到提高,导通电阻大大降低,改变比导通电阻与耐压的2.5次方关系。1998 F.Udrea等提出一种三维RESURF结构【A new class of lateralpower devices for HVIC,s based on the 3D RESURF concept, IEEE, BCTM】,该结构将纵向超结中的N柱区和P柱区横向交替排列,构成横向超结。理论上,N柱区和P柱区之间电荷相互补偿,能获得较高的耐压,但横向超结由于P型衬底对N柱区也存在相互耗尽作用,导致N柱区和P柱区不能完全耗尽,电荷平衡性被打破,耐压降低,这就是衬底辅助耗尽效应。 场板技术是应用较广泛的结终端技术之一,在横向器件中,场板能优化器件表面电场,提高耐压,缓解击穿电压与比导通电阻的矛盾关系。中国专利(201310202668.X,2013.05.28【一种具有结型场板的功率LDMOS器件】)提出一种具有结型场板的LDM0S,该结构在常规LDMOS的衬底中形成与衬底掺杂类型相反的埋层,在漂移区表面形成由PN结构成的结型场板。结型场板中的PN结电场能调制器件表面电场,使表面电场分布更均匀,提高器件的击穿特性。同时,反向阻断时,结型场板对漂移区辅助耗尽,提高漂移区掺杂浓度,降低漂移区电阻,但该器件的导通电阻仍取决于漂移区掺杂浓度。 以上提及的RESURF、超结和场板技术均通过提高漂移区掺杂浓度来降低导通电阻,因此比导通电阻强烈依赖于漂移区掺杂浓度,但器件获得高耐压需较低的漂移区浓度,导致击穿电压与比导通电阻的矛盾关系。
技术实现思路
针对击穿电压与比导通电阻的矛盾关系,本专利技术提供一种横向SOI功率LDMOS器件,该横向SOI功率LDMOS器件具有槽型辅助积累结构。正向导通状态下,槽型辅助积累结构在漂移区中形成电荷积累层,构成电流低阻通道,显著降低器件比导通电阻。由于开态电流大部分流经电荷积累层,而电荷积累层主要由外加栅压和槽型辅助积累结构的隔离介质决定。因此本专利技术的比导通电阻几乎不受漂移区掺杂浓度影响,打破了常规功率器件比导通电阻依赖漂移区掺杂浓度的定律,有效缓解了器件的比导通电阻Rm,sp与耐压BV之间2.5次方的矛盾。 本专利技术技术方案如下: 一种横向SOI功率LDMOS器件,其元胞结构如图2至图7所示,包括纵向自下而上的衬底层1、介质埋层2、半导体有源层;所述半导体有源层横向一侧具有第二导电类型半导体体区5,所述第二导电类型半导体体区5表面具有相邻的第一导电类型半导体源区6和第二导电类型半导体体接触区7,所述第一导电类型半导体源区6与第二导电类型半导体体接触区7的表面接金属化源极S ;所述半导体有源层横向另一侧具有第一导电类型半导体漏区8,所述第一导电类型半导体漏区8的表面接金属化漏极D ;所述第二导电类型半导体体区5表面,包括与之相连的部分第一导电类型半导体源区6表面具有栅介质3,栅介质3表面具有栅导电材料4,所述栅导电材料4表面接金属化栅电极G。 所述第二导电类型半导体体区5与第一导电类型半导体漏区8之间的半导体有源层中还具有一个槽型辅助积累结构和第一导电类型半导体漂移区9 ;其中:所述槽型辅助积累结构由两层槽型隔离介质10中间夹一层半导体高阻区12构成,两层槽型隔离介质10相互平行且垂直于器件的介质埋层2,所述第一导电类型半导体漂移区9分布于两层槽型隔离介质10的外侧。在所述半导体高阻区12表面形成第二导电类型半导体栅端欧姆接触区11、第一导电类型半导体场截止区13和第二导电类型半导体漏端接触区14 ;其中:第二导电类型半导体栅端欧姆接触区11位于半导体高阻区12表面靠近第二导电类型半导体体区5的位置,且第二导电类型半导体栅端欧姆接触区11的引出端与金属化栅电极G电气相连;第一导电类型半导体场截止区13位于半导体高阻区12表面靠近第一导电类型半导体漏区8的位置;第二导电类型半导体漏端接触区14位于第一导电类型半导体场截止区13表面,且第二导电类型半导体漏端接触区14的引出端接金属化漏极D。 上述技术方案中,所述槽型隔离介质10材料可以为二氧化硅。 上述技术方案中,所述槽型隔离介质10材料也可以为高k介质材料,所述高k介质材料的相对介电系数大于二氧化硅的相对介质常数,且所述高k介质材料的临界击穿电场大于30V/ym。所述隔离介质10相对介电系数越高,在漂移区9中积累的电荷越多。 上述本文档来自技高网
...

【技术保护点】
一种横向SOI功率LDMOS器件,其元胞结构包括纵向自下而上的衬底层(1)、介质埋层(2)、半导体有源层;所述半导体有源层横向一侧具有第二导电类型半导体体区(5),所述第二导电类型半导体体区(5)表面具有相邻的第一导电类型半导体源区(6)和第二导电类型半导体体接触区(7),所述第一导电类型半导体源区(6)与第二导电类型半导体体接触区(7)的表面接金属化源极(S);所述半导体有源层横向另一侧具有第一导电类型半导体漏区(8),所述第一导电类型半导体漏区(8)的表面接金属化漏极(D);所述第二导电类型半导体体区(5)表面,包括与之相连的部分第一导电类型半导体源区(6)表面具有栅介质(3),栅介质(3)表面具有栅导电材料(4),所述栅导电材料(4)表面接金属化栅电极(G);其特征在于:所述第二导电类型半导体体区(5)与第一导电类型半导体漏区(8)之间的半导体有源层中还具有一个槽型辅助积累结构和第一导电类型半导体漂移区(9);其中:所述槽型辅助积累结构由两层槽型隔离介质(10)中间夹一层半导体高阻区(12)构成,两层槽型隔离介质(10)相互平行且垂直于器件的介质埋层(2),所述第一导电类型半导体漂移区(9)分布于两层槽型隔离介质(10)的外侧;在所述半导体高阻区(12)表面形成第二导电类型半导体栅端欧姆接触区(11)、第一导电类型半导体场截止区(13)和第二导电类型半导体漏端接触区(14);其中:第二导电类型半导体栅端欧姆接触区(11)位于半导体高阻区(12)表面靠近第二导电类型半导体体区(5)的位置,且第二导电类型半导体栅端欧姆接触区(11)的引出端与金属化栅电极(G)电气相连;第一导电类型半导体场截止区(13)位于半导体高阻区(12)表面靠近第一导电类型半导体漏区(8)的位置;第二导电类型半导体漏端接触区(14)位于第一导电类型半导体场截止区(13)表面,且第二导电类型半导体漏端接触区(14)的引出端接金属化漏极(D)。...

【技术特征摘要】

【专利技术属性】
技术研发人员:罗小蓉田瑞超魏杰李鹏程徐青石先龙尹超张波
申请(专利权)人:电子科技大学
类型:发明
国别省市:四川;51

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1