应用于压电能量获取的宽输入范围高效率倍压AC/DC整流电路制造技术

本发明专利技术提供一种应用于压电能量获取的宽输入范围高效率倍压AC/DC整流电路，包括：源极输入比较电路、衬底驱动比较电路和偏置电路；偏置电路提供偏置电压；源极输入比较电路的同向输入端与NMOS管的源极连接并接地，源极输入比较电路的反向输入端与所述NMOS管的漏极连接，源极输入比较电路的输出端与NMOS管的栅极连接；衬底驱动比较电路的同向输入端与PMOS管的漏极和衬底连接，衬底驱动比较电路的反向输入端与PMOS管的源极连接；衬底驱动比较电路的输出端与PMOS管的栅极连接；交流电压串联采样电容后与源极输入比较电路的反向输入端和衬底驱动比较电路的反向输入端分别连接；衬底驱动比较电路的同向输入端连接储能电容后接地，输出储能电容两端的整流电压。

【技术实现步骤摘要】
应用于压电能量获取的宽输入范围高效率倍压AC/DC整流电路
本专利技术涉及微电子
，特别涉及一种应用于压电能量获取的宽输入范围高效率倍压AC/DC整流电路。
技术介绍
无线能量获取技术的关键电路模块包括传感器，接口电路和功率负载电路。而接口电路最重要的部分之一就是AC/DC整流电路。传感器捕获的能量以交流信号的形式输出，无法为功率负载供电，各种不同结构的AC/DC整流电路被用来把交流信号转换为稳定的直流输出。因为AC/DC的效率对整个无线能量获取电路至关重要，所以如何提高电压转换效率，功率转换效率一直是大家研究的方向，同时为了尽可能多地捕获到环境中的能量，如何降低最小的输入电压，提高输入电压的范围也一直是大家研究的方向。现有技术方案一：带有栅叉耦合连接方式的桥式整流结构。利用改进的全桥结构进行AC/DC整流。如图1所示是通用的全桥结构整流电路。M51和M52采用栅叉耦合的连接方式，COMP501和COMP502为比较器，其输出分别控制M53和M54管的栅压，以此实现有源二极管结构。在输入信号Vin的负半周，M51打开，COMP502输出高电平控制M54打开，形成回路给电容C51充电；在输入信号Vin的正半周，M52打开，COMP501输出高电平控制M53打开，形成回路给电容C51充电，电容C51上面产生稳定的直流电压。这种结构的不足之处是无法实现倍压功能，比较器所需的电源电压高，所以能够正常工作的最低输入电压高，为了降低导通压降，两个栅叉耦合连接方式的MOS管M51和M52尺寸设计通常很大，消耗了大量面积，同时采用了两个比较器，产生了一定的功耗，降低了整流的效率。现有技术方案二：NVC负压转换器加上有源二极管两级整流结构。利用NVC将交流信号的负半周翻转到正半周，再利用一个有源二极管和负载电容进行AC/DC整流。如图2所示是通用的NVC负压转换器加上单有源二极管两级整流结构。M61、M62、M63和M64构成一个负压转换器，将输入交流信号的负半周翻转到正半周，由于负压转换器中MOS管的接法不具备二极管的截止反相电流的功能，所以后面加上一个比较器COMP601控制的功率管M65，输入给电容C61充电，并且M65作为有源二极管防止电流从电容C61回流。这种结构的不足之处也是无法实现倍压功能，而且输入到输出有三个MOS管的导通压降，电压转换效率受到影响。而且为了减小NVC的导通压降，通常M61、M62、M63和M64的尺寸很大，这消耗了大量的面积。
技术实现思路
本专利技术的目的在于提供一种应用于压电能量获取的宽输入范围高效率倍压AC/DC整流电路，能够在降低最小输入电压的同时提高功率转换效率和电压转换效率，且能够实现整流电路的倍压功能。为了达到上述目的，本专利技术实施例提供一种应用于压电能量获取的宽输入范围高效率倍压AC/DC整流电路，包括：源极输入比较电路、衬底驱动比较电路和偏置电路；其中，所述偏置电路分别为所述源极输入比较电路和所述衬底驱动比较电路提供偏置电压；所述源极输入比较电路的同向输入端与第一NMOS管的源极连接并接地，所述源极输入比较电路的反向输入端与所述第一NMOS管的漏极连接，所述源极输入比较电路的输出端与所述第一NMOS管的栅极连接，所述第一NMOS管的衬底接地；所述衬底驱动比较电路的同向输入端与第一PMOS管的漏极和衬底连接，所述衬底驱动比较电路的反向输入端与所述第一PMOS管的源极连接；所述衬底驱动比较电路的输出端与所述第一PMOS管的栅极连接；一交流电压的正极串联一采样电容C1后与所述源极输入比较电路的反向输入端和所述衬底驱动比较电路的反向输入端分别连接，所述交流电压的负极接地；所述衬底驱动比较电路的同向输入端连接一储能电容C2后接地，输出所述储能电容C2两端的整流电压。进一步的，所述偏置电路包括：第二PMOS管M6、第三PMOS管M7、第四PMOS管M8、第五PMOS管M11、第六PMOS管M12、第二NMOS管M9、第三NMOS管M10、第四NMOS管M13以及电阻R1；其中，所述第二PMOS管M6的源极和衬底均与所述整流电压Vout连接，所述第二PMOS管M6的栅极与所述第三PMOS管M7的栅极以及所述第四PMOS管M8栅极和漏极连接，所述第三PMOS管M7的源极和衬底均与所述整流电压Vout连接；所述第四PMOS管M8的源极和衬底均与所述整流电压Vout连接，所述第四PMOS管M8的源极和漏极之间输出第一偏置电压VBP；所述第四PMOS管M8的漏极与所述第三NMOS管M10的漏极连接，所述第三NMOS管M10的源极和衬底接地，所述第三NMOS管M10的栅极与所述第三PMOS管M7的漏极、所述第二NMOS管M9的漏极以及所述第六PMOS管M12的漏极连接形成第二节点B，所述第二NMOS管M9的源极和衬底接地，所述第六PMOS管M12的源极、栅极和衬底均与所述整流电压Vout连接；所述第二NMOS管M9的栅极与所述第四NMOS管M13的栅极、所述第四NMOS管M13的漏极、所述第二PMOS管M6的漏极以及所述第五PMOS管M11的漏极连接形成第一节点A，所述第五PMOS管M11的源极、栅极和衬底均与所述整流电压Vout连接，所述第四NMOS管M13的衬底接地，所述第四NMOS管M13的源极串联所述电阻R1后接地，所述第三NMOS管M10的栅极输出第二偏置电压VBN。进一步的，所述源极输入比较电路包括：源极输入比较器和正反馈环路；其中，所述正反馈环路输入端与所述源极输入比较器的输出端连接，用于减小所述源极输入比较器的上升下降延时，所述正反馈环路的输出端与所述第一NMOS管M1的栅极连接。进一步的，所述衬底驱动比较电路包括衬底驱动比较器和正反馈环路；其中，所述正反馈环路输入端与所述衬底驱动比较器的输出端连接，用于减小所述衬底驱动比较器的上升下降延时，所述正反馈环路的输出端与所述第一PMOS管M2的栅极连接。进一步的，所述正反馈环路包括：第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6、与非门NAND、或非门NOR、第十四PMOS管M28以及第十二NMOS管M29；其中，输入信号分别与所述与非门NAND的第一输入端和所述或非门NOR的第一输入端连接，所述与非门NAND的输出端依次串联第一反相器INV1和第二反相器INV2后一方面与所述第十四PMOS管M28的栅极连接，另一方面串联所述第六反相器INV6后与所述或非门NOR的第二输入端连接；所述或非门NOR的输出端依次串联第四反相器INV4和第五反相器INV5后一方面与所述第十二NMOS管M29的栅极连接，另一方面串联所述第三反相器INV3后与所述与非门NAND的第二输入端连接；所述第十四PMOS管M28的源极和衬底均与所述整流电压Vout连接，所述第十二NMOS管M29的源极和衬底均接地，所述第十四PMOS管M28的漏极和所述第十二NMOS管M29的漏极连接并输出比较电压Vcomp。进一步的，所述源极输入比较器包括：第七PMOS管M14、第八PMOS管M15、第九PMOS管M18、第十PMOS管M20、第五NMOS管M16、第六NMOS管M17、第七NMOS管M本文档来自技高网...

【技术保护点】
一种应用于压电能量获取的宽输入范围高效率倍压AC/DC整流电路，其特征在于，包括：源极输入比较电路、衬底驱动比较电路和偏置电路；其中，所述偏置电路分别为所述源极输入比较电路和所述衬底驱动比较电路提供偏置电压；所述源极输入比较电路的同向输入端与第一NMOS管的源极连接并接地，所述源极输入比较电路的反向输入端与所述第一NMOS管的漏极连接，所述源极输入比较电路的输出端与所述第一NMOS管的栅极连接，所述第一NMOS管的衬底接地；所述衬底驱动比较电路的同向输入端与第一PMOS管的漏极和衬底连接，所述衬底驱动比较电路的反向输入端与所述第一PMOS管的源极连接；所述衬底驱动比较电路的输出端与所述第一PMOS管的栅极连接；一交流电压的正极串联一采样电容(C1)后与所述源极输入比较电路的反向输入端和所述衬底驱动比较电路的反向输入端分别连接，所述交流电压的负极接地；所述衬底驱动比较电路的同向输入端连接一储能电容(C2)后接地，输出所述储能电容(C2)两端的整流电压。

【技术特征摘要】
1.一种应用于压电能量获取的宽输入范围高效率倍压AC/DC整流电路，其特征在于，包括：源极输入比较电路、衬底驱动比较电路和偏置电路；其中，所述偏置电路分别为所述源极输入比较电路和所述衬底驱动比较电路提供偏置电压；所述源极输入比较电路的同向输入端与第一NMOS管的源极连接并接地，所述源极输入比较电路的反向输入端与所述第一NMOS管的漏极连接，所述源极输入比较电路的输出端与所述第一NMOS管的栅极连接，所述第一NMOS管的衬底接地；所述衬底驱动比较电路的同向输入端与第一PMOS管的漏极和衬底连接，所述衬底驱动比较电路的反向输入端与所述第一PMOS管的源极连接；所述衬底驱动比较电路的输出端与所述第一PMOS管的栅极连接；一交流电压的正极串联一采样电容(C1)后与所述源极输入比较电路的反向输入端和所述衬底驱动比较电路的反向输入端分别连接，所述交流电压的负极接地；所述衬底驱动比较电路的同向输入端连接一储能电容(C2)后接地，输出所述储能电容(C2)两端的整流电压；其中，所述偏置电路包括：第二PMOS管(M6)、第三PMOS管(M7)、第四PMOS管(M8)、第五PMOS管(M11)、第六PMOS管(M12)、第二NMOS管(M9)、第三NMOS管(M10)、第四NMOS管(M13)以及电阻(R1)；其中，所述第二PMOS管(M6)的源极和衬底均与所述整流电压(Vout)连接，所述第二PMOS管(M6)的栅极与所述第三PMOS管(M7)的栅极以及所述第四PMOS管(M8)栅极连接，且所述第四PMOS管(M8)的栅极和所述第四PMOS管(M8)的漏极连接，所述第三PMOS管(M7)的源极和衬底均与所述整流电压(Vout)连接；所述第四PMOS管(M8)的源极和衬底均与所述整流电压(Vout)连接，所述第四PMOS管(M8)的源极和漏极之间输出第一偏置电压(VBP)；所述第四PMOS管(M8)的漏极与所述第三NMOS管(M10)的漏极连接，所述第三NMOS管(M10)的源极和衬底接地，所述第三NMOS管(M10)的栅极与所述第三PMOS管(M7)的漏极、所述第二NMOS管(M9)的漏极以及所述第六PMOS管(M12)的漏极连接形成第二节点(B)，所述第二NMOS管(M9)的源极和衬底接地，所述第六PMOS管(M12)的源极、栅极和衬底均与所述整流电压(Vout)连接；所述第二NMOS管(M9)的栅极与所述第四NMOS管(M13)的栅极、所述第四NMOS管(M13)的漏极、所述第二PMOS管(M6)的漏极以及所述第五PMOS管(M11)的漏极连接形成第一节点(A)，所述第五PMOS管(M11)的源极、栅极和衬底均与所述整流电压(Vout)连接，所述第四NMOS管(M13)的衬底接地，所述第四NMOS管(M13)的源极串联所述电阻(R1)后接地，所述第三NMOS管(M10)的栅极输出第二偏置电压(VBN)。2.如权利要求1所述的应用于压电能量获取的宽输入范围高效率倍压AC/DC整流电路，其特征在于，所述源极输入比较电路包括：源极输入比较器和正反馈环路；其中，所述正反馈环路输入端与所述源极输入比较器的输出端连接，用于减小所述源极输入比较器的上升下降延时，所述正反馈环路的输出端与所述第一NMOS管(M1)的栅极连接。3.如权利要求1所述的应用于压电能量获取的宽输入范围高效率倍压AC/DC整流电路，其特征在于，所述衬底驱动比较电路包括衬底驱动比较器和正反馈环路；其中，所述正反馈环路输入端与所述衬底驱动比较器的输出端连接，用于减小所述衬底驱动比较器的上升下降延时，所述正反馈环路的输出端与所述第一PMOS管(M2)的栅极连接。4.如权利要求2或3所述的应用于压电能量获取的宽输入范围高效率倍压AC/DC整流电路，其特征在于，所述正反馈环路包括：第一反相器(INV1)、第二反相器(INV2)、第三反相器(INV3)、第四反相器(INV4)、第五反相器(INV5)、第六反相器(INV6)、与非门(NAND)、或非门(NOR)、第十四PMOS管(M28)以及第十二NMOS管(M29)；其中，输入信号分别与所述与非门(NAND)的第一输入端和所述或非门(NOR)的第一输入端连接，所述与非门(NAND)的输出端依次串联第一反相器(INV1)和第二反相...

【专利技术属性】
技术研发人员：刘帘曦，涂炜，沐俊超，朱樟明，杨银堂，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61