一种具有自适应偏置场板的高压MOS器件制造技术

本发明专利技术属于半导体技术领域，具体涉及到一种具有自适应偏置场板的高压MOS器件。本发明专利技术主的技术方案，与传统与固定电位连接的金属场板(如栅场板、漏场板以及源场板)相比，一方面，自偏置场板能削弱常规金属场板末端的电场尖峰，进一步优化器件表面电场的分布；更重要的是，自偏置场板的偏置电位可根据需要设定；因而，其提高器件耐压的效果更明显。另一方面，自偏置场板能增强对漂移区的辅助耗尽作用，高漂移区掺杂浓度以降低器件比导通电阻。该自偏置场板能应用于多种功率器件中。本发明专利技术尤其适用于高压MOS器件。

【技术实现步骤摘要】
【专利摘要】本专利技术属于半导体
，具体涉及到一种具有自适应偏置场板的高压MOS器件。本专利技术主的技术方案，与传统与固定电位连接的金属场板(如栅场板、漏场板以及源场板)相比，一方面，自偏置场板能削弱常规金属场板末端的电场尖峰，进一步优化器件表面电场的分布；更重要的是，自偏置场板的偏置电位可根据需要设定；因而，其提高器件耐压的效果更明显。另一方面，自偏置场板能增强对漂移区的辅助耗尽作用，高漂移区掺杂浓度以降低器件比导通电阻。该自偏置场板能应用于多种功率器件中。本专利技术尤其适用于高压MOS器件。【专利说明】一种具有自适应偏置场板的高压MOS器件
本专利技术属于半导体
，具体涉及到一种具有自适应偏置场板的高压MOS器件。
技术介绍
功率半导体器件的关键是实现高击穿电压和低导通电阻。对于常规LDMOS器件而言，漂移区长度随器件击穿电压的升高而单调增加，同时漂移区浓度降低；这不仅会增大器件(或电路)的芯片面积和成本，而且不利于芯片小型化。更严重的是，器件的导通电阻随漂移区长度(或器件耐压)的增加而增大，其中击穿电压(BV, Breakdown Voltage)与比导通电阻(Rm，sp，Specific on-Resistance)之间关系可表不为Rm，sp 00 BV2_5,而导通电阻的增加导致器件功耗急剧增加，并且器件开关速度也随之减低。 为提高器件的击穿电压，研究者提出了诸多方法，其中结终端技术应用广泛。文献(陈星弼，【p-η+结有场板时表面电场分布的简单表不式】电子学报，Vol.14, 36 (1986))中指出金属场板(如图1所示)可有效降低器件主结的曲率和表面电场峰值并改善器件表面电场的分布，从而提高器件击穿电压；但金属场板技术不足之处在于金属场板的末端会引入一个新的电场尖峰而影响器件的击穿特性。 进一步，有研究者提出了如图2所示的斜坡金属场板技术，可以降低金属场板末端附加电场尖峰值从而提高器件击穿特性；但该技术因非均匀氧化层工艺实现难度大而应用受限。 为了达到与非均匀场板技术相似的效果并降低工艺难度，有研究者提出了如图3所示的阶梯场板技术(张波，【提高器件耐压的非均匀氧化层场板技术】，半导体技术，N0.4，19(1998))，该场板技术同样能缓解金属场板末端的附加电场尖峰而提高器件击穿电压，并且工艺相对简单；但阶梯场板工艺的实现需要增加掩模版的张数，因此成本会有所增加。 除了金属场板技术夕卜，也有研究者提出了 SIPOS (Sem1-1nsulatingPoly-crystal I ine Silicon)阻性场板技术(L.E.Clark and D.S.Zoroglu, , Solid-State Electronics, vol.15，pp.653-657，1972)，如图 4 所示。此 SIPOS 阻性场板是在器件的场介质(如场氧化物)上引入了多晶电阻层，多晶电阻层的两端分别与器件的阳极和阴极相连。由于SIPOS电阻上有均匀电流流过，所以SIPOS上从阳极到阴极之间压降均匀，其耦合作用使器件漂移区电场分布均匀，有效降低了器件表面电场峰值，避免了器件表面提前击穿从而提高器件击穿电压；然而SIPOS中由漏极流向源极的泄露电流较大，会增加器件的功耗。 为提高场板作用，有研究者提出了如图5多指栅场板(Dawei Xu, Xinhong Chengand Yuehui Yu,et.al,【Improved LDMOS performance with buried mult1-fingergates] , Microelectronic Engineering, vol.122 (2014)，pp.29-32)与如图 6 所不的浮空金属环结构(Jinping Zhang, Yi Ye and Chunhua Zhou, et.al,【High breakdown voltage4H-SiC MESFETs with floating metal strips】，Microelectronic Engineering, vol.85(2008), pp.89-92)结构，优化表面电场分布以提高器件击穿电压。 以上场板技术中场板的电位总是与源电极或栅电极相连，场板接一个固定电位，或处于浮空状态，其电位都不能自适应的跟随器件耐压的变化，使得场板对器件表面电场的优化作用受限。 RESURF技术是功率半导体器件中缓解器件击穿电压与导通电阻矛盾的常用技术，图7、图8与图9分别给出了 single-、double-和triple-RESURF技术截面示意图。该技术能降低器件表面电场峰值而避免提前击穿，同时也能提高漂移区的掺杂浓度而降低导通电阻。文献(Y.Koishikawa, M.Takahashi, H.Yangigawa, and T.Kunyama,【Double RESURFdevice technology for power ICs】，NEC RES Dev., 1994, 359(4) ；Mohamed Imam, ZiaHossain, Mohammed Quddus, Jim Adams, Charles Hoggatt, Takeshi Ishiguro, andRajesh Nair, 【Design and Optimizat1n of Double-RESURF High-VoltageLateralDevices for a Manufacturable Process], IEEE TRANSACT1NS ON ELECTRONDEVICES, VOL.50, N0.7，JULY2003)中给出了 RESURF技术对提高器件击穿电压与降低导通电阻的效果，从中可以看出RESURF技术有效缓解了器件击穿电压与比导通电阻间2.5次方的矛盾关系。但是RESURF技术中的P型层需要占用N型漂移区中的部分电流通道而不利于进一步降低导通电阻。
技术实现思路
本专利技术的目的，就是针对上述问题，提出一种具有自适应偏置场板的高压MOS器件。 本专利技术的技术方案:一种具有自适应偏置场板的高压MOS器件,包括第一导电类型半导体衬底1、位于第一导电类型半导体衬底I上层的第二导电类型半导体漂移区2和第一导电类型半导体体区3、位于第二导电类型半导体漂移区2和第一导电类型半导体体区3上层的场介质层7 ;所述第一导电类型半导体体区3上层设置有相互独立的第一导电类型半导体体接触区5和第二导电类型半导体源区4 ;第一导电类型半导体体接触区5和第二导电类型半导体源区4上表面设置有源电极8 ;第二导电类型半导体漂移区2上层远离第一导电类型半导体体区3的一端设置有第二导电类型半导体漏区6 ;第二导电类型半导体漏区6上表面设置有漏电极10 ;所述源电极8和漏电极10之间设置有栅电极9 ;所述栅电极9与第一导电类型半导体体区3和第二导电类型半导体源区4接触；其特征在于，还包括自适应偏置场板，所述自适应偏置场板由场板11和薄膜电阻13构成；其中，所述场板11与薄膜电阻13电气连接；所述场板11设置在场介质层7的上表面；所述薄膜电阻13的一端与源电极8电气连接，其另一端与漏本文档来自技高网...

【技术保护点】
一种具有自适应偏置场板的高压MOS器件，包括第一导电类型半导体衬底(1)、位于第一导电类型半导体衬底(1)上层的第二导电类型半导体漂移区(2)和第一导电类型半导体体区(3)、位于第二导电类型半导体漂移区(2)和第一导电类型半导体体区(3)上层的场介质层(7)；所述第一导电类型半导体体区(3)上层设置有相互独立的第一导电类型半导体体接触区(5)和第二导电类型半导体源区(4)；第一导电类型半导体体接触区(5)和第二导电类型半导体源区(4)上表面设置有源电极(8)；第二导电类型半导体漂移区(2)上层远离第一导电类型半导体体区(3)的一端设置有第二导电类型半导体漏区(6)；第二导电类型半导体漏区(6)上表面设置有漏电极(10)；所述源电极(8)和漏电极(10)之间设置有栅电极(9)；所述栅电极(9)与第一导电类型半导体体区(3)和第二导电类型半导体源区(4)接触；其特征在于，还包括自适应偏置场板，所述自适应偏置场板由场板(11)和薄膜电阻(13)构成；其中，所述场板(11)与薄膜电阻(13)电气连接；所述场板(11)设置在场介质层(7)的上表面；所述薄膜电阻(13)的一端与源电极(8)电气连接，其另一端与漏电极(10)电气连接。...

【技术特征摘要】

【专利技术属性】
技术研发人员：罗小蓉，魏杰，熊佳云，李鹏程，杨超，石先龙，张波，李肇基，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51