一种超结功率器件终端结构制造技术

本发明专利技术属于半导体技术，具体的说是涉及一种表面电场优化的超结功率器件终端结构。本发明专利技术提出的优化超结功率器件表面电场的终端结构在超结功率器件终端区表面设置阶梯形第一导电类型半导体轻掺杂区5，使终端区表面电场平坦性得到了理想的改善，提高了器件阻断特性的稳定性，提高了器件的可靠性；同时也提高了器件的耐压能力。本发明专利技术尤其适用于超结功率器件终端结构。

【技术实现步骤摘要】

本专利技术属于半导体技术，具体的说是涉及一种表面电场优化的超结功率器件终端结构。
技术介绍
理想传统MOSFET(金属氧化物半导体场效应晶体管)应具有较低导通电阻和较高阻断电压。但在高压应用领域中，传统MOSFET需要增加漂移区的厚度和降低漂移区的掺杂浓度来提高击穿电压，但这也会增大器件的导通电阻。为了实现小功耗的功率器件，需要减小器件的开启电阻同时保证器件的击穿电压，换而言之，需要提高功率器件开启电阻与击穿电压之间的矛盾关系。在传统MOSFET的轻掺杂漂移区引入重掺杂交错排列的P、N柱即超结(super junction)MOSFET，超结MOSFET大大的改善了传统MOSFET击穿电压和导通电阻之间的矛盾关系。 功率器件的设计除了元胞设计很重要外终端的设计也不能忽视，好的终端设计能有效的提高器件耐压、可靠性等特性。一个优化的终端设计应该使表面的电场峰值尽量最小化或者转移到体内，在超结功率器件中，高的外延层浓度会带来终端性能的不稳定，导致低电压下的终端提前发生击穿。在传统的终端技术中，通常采用场限环、场板和结终端延伸等技术削弱器件主结的曲率效应，最后达到提高器件耐压能力的目的。由于超结结构特点，传统功率器件的终端结构不再适用超结功率器件。目前应用最广泛的超结功率器件终端结构是采用和元胞相同的超结结构，如图1所示，在超结功率器件终端表面为多个交替的P/N结，因此器件工作于阻断状态时终端表面必存在许多峰值电场。这些表面峰值电场有可能使终端击穿发生在器件表面，当大量雪崩击穿电流流经器件表面时，会对硅-二氧化硅界面产生影响，因而不利于超结功率器件的稳定性和长期可靠性。
技术实现思路
本专利技术的目的，就是针对在器件工作于阻断状态时传统超结功率器件终端结构表面电场平坦性不够，存在多个峰值电场的问题，提出一种优化超结功率器件表面电场的终端结构，避免击穿点出现在终端表面。 本专利技术的技术方案：如图5所示，一种超结功率器件终端结构，该终端结构包括第一导电类型半导体衬底2、设置在第一导电类型半导体衬底2下层的金属漏极1、设置在第一导电类型半导体衬底2上层的第一导电类型半导体外延区3；所述第一导电类型半导体外延区3上层远离元胞区的一端设置有截止环12；其特征在于，第一导电类型半导体外延区3中设置有多个第二导电类型半导体掺杂柱4；所述多个第二导电类型半导体掺杂柱4的底端位于同一水平面，其竖直高度从终端结构靠近元胞区的一端到远离元胞区的一端依次逐个降低；第一导电类型外延区3上表面和第二导电类型半导体柱4顶部之间设置有第一导电类型半导体轻掺杂区5。 本专利技术的有益效果为，本专利技术提出的优化超结功率器件表面电场的终端结构在超结功率器件终端区表面设置阶梯形第一导电类型半导体轻掺杂区5，使终端区表面电场平坦性得到了理想的改善，提高了器件阻断特性的稳定性，提高了器件的可靠性；同时也提高了器件的耐压能力。 附图说明 图1是普通超结功率器件终端结构剖面结构示意图； 图2是图1所示结构工作于阻断状态时的终端表面电场分布图； 图3是优化超结功率器件终端表面电场的一种终端方案示意图； 图4是图3所示结构工作于阻断状态时的终端表面电场分布图； 图5是本专利技术提出的优化超结功率器件表面电场的终端结构示意图； 图6是图5所示结构工作于阻断状态时的终端表面电场分布图； 图7是普通超结功率器件终端结构工作于阻断状态时的表面电场分布仿真图； 图8是优化超结功率器件终端表面电场的一种终端方案工作于阻断状态时的表面电场分布仿真图； 图9是本专利技术提出的终端结构工作于阻断状态时的表面电场分布仿真图； 图10是图1所示结构工作于阻断状态时的终端耗尽线仿真图； 图11是图3所示结构工作于阻断状态时的终端耗尽线仿真图； 图12是图5所示结构工作于阻断状态时的终端耗尽线仿真图； 图13是图7中普通超结功率器件终端结构在阻断模式下的I-V特性曲线示意图； 图14是图8中的终端结构工作在阻断模式下的I-V特性曲线示意图； 图15是图9中本专利技术提出的终端结构工作在阻断模式下的I-V特性曲线示意图； 图16是本专利技术提出的终端结构的另一实施例。 图17是本专利技术的超结功率器件生产工艺中多次离子注入-外延后在需要补偿区域上的注入掩膜板示意图； 图18是本专利技术的超结功率器件生产工艺中经过补偿注入后得到的深P埋层示意图； 图19是本专利技术的超结功率器件生产工艺中再次生长外延层，在离子注入时采用的掩膜板示意图； 图20是本专利技术的超结功率器件生产工艺中完成离子注入后得到的深P埋层示意图； 图21是本专利技术的超结功率器件生产工艺中完成离子注入步骤后得到的器件结构示意图。 具体实施方式 下面结合附图对本专利技术进行详细的描述 图1为普通超结MOSFET的终端结构示意图，超结MOSFET器件工作于阻断状态时，由于在终端区表面有多个P/N结，使得终端区表面电场起伏性较大，普通超结MOSFET工作于阻断状态时终端的表面电场分布如图2所示，呈锯齿形分布，存在多个峰值电场，每一个电场峰值的位置对应终端区的一个PN结交界面。这些峰值电场所在位置是终端区域的薄弱点，有可能使功率器件的击穿发生在终端表面，当大量雪崩击穿电流流经器件表面时，由于热电子效应等原因会对硅-二氧化硅界面产生负面影响，因而不利于超结功率器件的稳定性和长期可靠性。 图3为优化超结功率器件终端表面电场的一种方案，在终端区表面设置一个矩形的轻掺杂N-区5。这样在终端区表面的P/N结消失，同时轻掺杂N-区5与P型柱4产生纵向的互相耗尽，形成resurf结构。器件工作于阻断状态时，终端区的表面电场将变得平缓许多，其表面电场分布如图4所示，终端表面电场起伏相对普通超结MOSFET终端结构有改善。但是，由于终端区的P型柱4是浮空的，并没有像元胞区的P型柱一样与源端相连，因此每一个P型柱4与N型外延层3之间的反向偏压是不相等的。越远离元胞区，则P型柱4与N型外延层3之间的反向偏压将越小，P型柱4也就越不容易被耗尽，因此采用均匀的P型柱4虽然对表面电场的分布有改善，但改善有限，表面电场的平坦性依然不够好，电场呈波浪本文档来自技高网...

【技术保护点】
一种超结功率器件终端结构，该终端结构包括第一导电类型半导体衬底(2)、设置在第一导电类型半导体衬底(2)下层的金属漏极(1)、设置在第一导电类型半导体衬底(2)上层的第一导电类型半导体外延区(3)；所述第一导电类型半导体外延区(3)上层远离元胞区的一端设置有截止环(12)；其特征在于，第一导电类型半导体外延区(3)中设置有多个第二导电类型半导体掺杂柱(4)；所述多个第二导电类型半导体掺杂柱(4)的底端位于同一水平面，其竖直高度从终端结构靠近元胞区的一端到远离元胞区的一端依次逐个降低；第一导电类型外延区(3)上表面和第二导电类型半导体柱(4)顶部之间设置有第一导电类型半导体轻掺杂区(5)。

【技术特征摘要】
1.一种超结功率器件终端结构，该终端结构包括第一导电类型半导体衬底(2)、设置
在第一导电类型半导体衬底(2)下层的金属漏极(1)、设置在第一导电类型半导体衬底(2)
上层的第一导电类型半导体外延区(3)；所述第一导电类型半导体外延区(3)上层远离元
胞区的一端设置有截止环(12)；其特征在于，第一导电类型半导...

【专利技术属性】
技术研发人员：任敏，姚鑫，王为，张建刚，韩天宇，许高潮，李泽宏，张金平，高巍，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51