半导体器件制造技术

本发明专利技术的实施例提供一种半导体，其包括：非易失性储存单元，其适用于储存一个或多个第一地址；地址储存单元，其适用于在复位操作中储存自非易失性储存单元依序接收的所述第一地址作为第二地址，而删除与所述第一地址的输入地址相同的先前所储存的第二地址；以及单元阵列，其适用于在存取操作中基于所述第二地址用一个或多个冗余单元来替代一个或多个正常单元。

【技术实现步骤摘要】
相关申请的交叉引用 本申请请求在2013年5月28日提出申请的第10-2013-0060488号韩国专利申请的优先权，其全部内容以引用方式并入本文中。
本专利技术的例示性实施例涉及一种半导体器件和一种半导体系统，且具体而言是涉及一种用于当储存于半导体器件的非易失性储存单元中的数据被储存于半导体器件的储存单元中时防止数据被冗余地储存的技术。
技术介绍
图1是说明已知半导体存储器件中的修复操作的框图。 参考图1，半导体存储器件包括：单元阵列110，其被配置为包括多个存储器单元；行电路120，其被配置为响应于行地址R_ADD而激活字线；和列电路130，其被配置为存取(读取或写入)响应于列地址C_ADD而选中的位线的数据。 行熔丝电路140储存对应于单元阵列110内的有缺陷存储器单元的行地址作为修复行地址REPAIR_R_ADD。行比较单元150比较储存于行熔丝电路140中的修复行地址REPAIR_R_ADD与自存储器件的外部接收的行地址R_ADD。当修复行地址REPAIR_R_ADD与行地址R_ADD相同时，行比较单元150控制行电路120以激活由修复行地址REPAIR_R_ADD指定的冗余字线而非由行地址R_ADD指定的字线。 列熔丝电路160储存对应于单元阵列110内的有缺陷存储器单元的列地址作为修复列地址REPAIR_C_ADD。列比较单元170比较储存于列熔丝电路160中的修复列地址REPAIR_C_ADD与自存储器件的外部接收的列地址C_ADD。当修复列地址REPAIR_C_ADD与列地址C_ADD相同时，列比较单元170控制列电路130以存取由修复列地址REPAIR_C_ADD指定的冗余位线而非由列地址C_ADD指定的位线。 激光熔丝用于图1的熔丝电路140和160中。激光熔丝依据激光熔丝是否已被切断而储存“高”或“低”数据。激光熔丝可以在晶圆状态中过程被编程但不可以在晶圆安装于封装体内之后过程被编程。此外，由于节距的限制，不可能将激光熔丝设计得小。可以用于克服此缺点的熔丝是E熔丝。E熔丝可以由晶体管或电容器-电阻器形成。当E熔丝由晶体管形成时，通过改变晶体管的栅极与漏极/源极之间的电阻来储存数据。 图2是说明由操作为电阻器或电容器的晶体管形成的E熔丝的示意图。 如图2中所示，E熔丝包括晶体管T。当将晶体管T可以承受的电压施加至晶体管T的栅极G时，E熔丝操作为电容器C。因此，电流不在晶体管T的栅极G与漏极/源极D/S之间流动。当将晶体管T不可以承受的高电压施加至栅极G时，晶体管T的栅极氧化物被损坏且因此使栅极G和漏极/源极D/S短路。因此，E熔丝操作为电阻器R。因此，电流在栅极G与漏极/源极D/S之间流动。 基于E熔丝的栅极G与漏极/源极D/S之间的电阻值来识别E熔丝的数据。为识别E熔丝的数据，可以使用(1)在无额外感测操作的情况下通过增加晶体管T的大小来直接识别E熔丝的数据的第一方法或(2)通过使用放大器感测流入晶体管T中的电流来识别E熔丝的数据的第二方法。由电路面积看来，所述两种方法具有限制，此乃因形成E熔丝的晶体管T的大小必须设计得大或必须在每一E熔丝中提供用于放大数据的放大器。 由于上文所阐述的关于电路面积的问题，将E熔丝应用于图1的熔丝电路140和160是困难的。因此，阐述一种以阵列形式配置E熔丝使得总面积因放大器可以被共享而可以减小和使用储存于E熔丝阵列中的数据来执行修复操作的方法。
技术实现思路
在包括诸如E熔丝阵列的非易失性储存单元半导体器件中，为了使用储存于E熔丝阵列中的数据，储存于E熔丝阵列中的数据是在复位时传送至半导体器件中所包括的储存单元(例如，寄存器)。当冗余数据储被存于非易失性储存单元中且冗余数据被传送至储存单元时，在半导体器件的操作中会发生错误。 本专利技术的实施例涉及提供一种半导体器件和一种半导体系统，其能够防止在半导体器件的操作中发生错误，其中当储存于半导体器件的非易失性储存单元中的数据被传送至半导体器件的储存单元时不将冗余数据储存于半导体器件的储存单元中。 根据本专利技术的实施例，一种半导体器件可以包括：非易失性储存单元，其适用于储存一个或多个第一地址；地址储存单元，其适用于在复位操作中储存自非易失性储存单元依序接收的所述第一地址作为第二地址而删除与所述第一地址的输入地址相同的先前所储存的第二地址；以及单元阵列，其适用于在存取操作中基于所述第二地址用一个或多个冗余单元替代一个或多个正常单元。 根据本专利技术的另一实施例，一种半导体系统可以包括：半导体器件，其中半导体器件包括：非易失性储存单元，其用于储存一个或多个第一地址；地址储存单元，其用于响应于复位命令而储存自非易失性储存单元依序接收的所述第一地址作为第二地址，而删除与所述第一地址的输入地址相同的先前所储存的第二地址；以及单元阵列，其用于响应于存取命令而基于所述第二地址用一个或多个冗余单元替代一个或多个正常单元；以及控制器，其适用于将复位命令、存取命令和存取地址中的一个或多个信号输出至半导体器件。 在存取操作中，半导体器件可以比较存取地址与所述第二地址，当所有所述第二地址与存取地址相同时存取对应于存取地址的所述正常单元，且当所述第二地址中的任一个与存取地址相同时存取替代对应于存取地址的所述正常单元的所述冗余单元。 地址储存单元可以包括：第一至第N储存单元，其各自适用于储存所述第二地址中之一；以及第一至第N比较单元，其适用于比较所述第二地址与输入地址和存取地址中之一且产生相应的第一至第N比较信号。 在复位操作中，所述第一至第N储存单元可以被依序激活，且输入地址被储存于所述第一至第N储存单元中的被激活储存单元中。 在复位操作中，当输入地址与所述第二地址相同时，所述第一至第N比较单元可以激活相应的第一至第N比较信号，且来自所述第一至第N储存单元当中的对应于被激活比较信号的储存单元被复位。 在存取操作中，所有所述第一至第N储存单元可以被去激活，且当所述第二地址与存取地址相同时，所述第一至第N比较单元激活相应的第一至第N比较信号。 当所述第一至第N比较信号中的任一个被激活时，半导体器件可以存取对应于所述第一至第N比较信号中的被激活比较信号的所述冗余单元，但当所有本文档来自技高网...

【技术保护点】
一种半导体器件，其包括：非易失性储存单元，其适用于储存一个或多个第一地址；地址储存单元，其适用于：在复位操作中，储存自所述非易失性储存单元依序接收的所述第一地址作为第二地址，且删除与所述第一地址的输入地址相同的先前所储存的第二地址；以及单元阵列，其适用于在存取操作中基于所述第二地址用一个或多个冗余单元来替代一个或多个正常单元。

【技术特征摘要】
2013.05.28 KR 10-2013-00604881.一种半导体器件，其包括：
非易失性储存单元，其适用于储存一个或多个第一地址；
地址储存单元，其适用于：在复位操作中，储存自所述非易失性储存单元依序接收
的所述第一地址作为第二地址，且删除与所述第一地址的输入地址相同的先前所储存的
第二地址；以及
单元阵列，其适用于在存取操作中基于所述第二地址用一个或多个冗余单元来替代
一个或多个正常单元。
2.如权利要求1所述的半导体器件，其中，在所述存取操作中，当所有所述第二地
址与存取地址不相同时，所述单元阵列存取对应于所述存取地址的所述正常单元，且当
所述第二地址中的任一个与所述存取地址相同时，所述单元阵列存取替代对应于所述存
取地址的所述正常单元的所述冗余单元。
3.如权利要求1所述的半导体器件，其中所述地址储存单元包括：
第一至第N储存单元，其各自适用于储存所述第二地址中之一；以及
第一至第N比较单元，其适用于比较所述第二地址与所述输入地址和存取地址中之
一且产生相应的第一至第N比较信号。
4.如权利要求3所述的半导体器件，其中，在所述复位操作中，所述第一至第N储
存单元被依序激活，且所述输入地址被储存于所述第一至第N储存单元中的被激活储存
单元中。
5.如权利要求4所述的半导体器件，其中，在所述复位操作中，当所述输入地址与
所述第二地址相同时，所述第一至第N比较单元激活相应的第一至第N比较信号，且来
自所述第一至第N储存单元当中的对应于被激活比较信号的储存单元被复位。
6.如权利要求3所述的半导体器件，其...

【专利技术属性】
技术研发人员：宋清基，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR