存储器控制器及其信号方法技术

本发明专利技术提出一种存储器控制器及其信号产生方法。本发明专利技术的特点是优化指令信号的产生顺序，并将部分的地址信号的安全相位区间予以扩大，以进行DDR存储器模块的存取。本发明专利技术可使得存储器控制器正常地控制DDR存储器模块，并且解决已知存储器信号安全相位区间太小的问题，并可增强随着存储器存取时脉速度日益增加的系统稳定度与存取效能。

【技术实现步骤摘要】
存储器控制器及其信号方法
本专利技术是有关于存储器领域，且特别是有关于一种存储器控制器及其信号产生方法。
技术介绍
一般来说，存储器控制器(memorycontroller)连接至存储器模块，可将资料写入存储器模块或者由存储器模块中读取资料。现今最普遍的存储器模块即为双倍资料速率(doubledatarate，以下简称DDR)存储器模块。请参照图1A与图1B，其所绘示为存储器控制器与存储器模块之间的连接关系以及控制信号眼图(eyediagram)示意图。存储器控制器100与DDR存储器模块110系设计于电路板(PCB)上，其控制信号至少包括：时脉信号(CLK1)、地址信号(A)、指令信号(CMD)、区块控制信号(BANK)。指令信号(CMD)包括：写入致能信号(WE)、列地址触发信号(rowaddressstrobe，RAS)、行地址触发信号(columnaddressstrobe，CAS)。3脚位(pin)的区块控制信号BANK[2:0]，16脚位的地址信号A[15:0]。存储器控制器100利用控制信号来操控DDR存储器模块110，例如，读取资料、写入资料等等。由于DDR存储器模块110系根据时脉信号(CLK1)的信号缘(例如上升缘或下降缘)来拴锁地址信号(A)、指令信号(CMD)、区块控制信号(BANK)上的资料。因此，存储器控制器100必须适当地调整时脉信号(CLK1)的相位(phase)，使得DDR存储器模块110得以根据时脉信号(CLK1)的信号缘而顺利地拴锁(latch)住所有控制信号中的资料。为了方便说明，以下皆以时脉信号(CLK1)的上升缘来拴锁信号，但并不限定于此。如图所示，时脉信号(CLK1)的周期为T，地址信号(A)、指令信号(CMD)、区块控制信号(BANK)的信号周期也是T。然而，由于每一条控制信号的驱动能力不同，所以控制信号的安全相位区间(或称为资料有效区间)会小于T。因此，存储器控制器100必须将时脉信号(CLK1)的上升缘调整到安全相位区间之内，以避免在控制信号的安全相位区间之外拴锁这些控制信号而造成错误。如图所示，时脉信号(CLK1)的上升缘调整至指令信号(CMD)的安全相位区间(Eye_cmd)、区块控制信号(BANK)的安全相位区间(Eye_bank)、以及地址信号(A)的安全相位区间(Eye_addr)之内。很明显地，上述信号的安全相位区间皆小于T，尤其是地址信号(A)的数目众多，所以其安全相位区间(Eye_addr)最小。随着存储器(DRAM)模块存取的速度越来越快，已从DDR2模块进步到DDR3模块。可是在存储器模块速度提高的同时，信号品质会大幅降低，再加上电路板(PCB)的变异以及存储器模块的各个脚位的不同，会造成控制信号由存储器控制器到存储器模块的时间有些许差异，以及信号变化时的上升时间(risetime)及下降时间(falltime)增加，而导致控制信号的安全相位区间变小。请参照图2A与图2B，其所绘示为存储器控制器与二个存储器模块之间的连接关系以及控制信号眼图示意图。利用一个存储器控制器200来控制二个DDR存储器模块210、220时，第一时脉信号(CLK1)连接至第一DDR存储器模块210，第二时脉信号(CLK2)连接至第二DDR存储器模块220，而共用地址信号(A)、指令信号(CMD)、区块控制信号(BANK)。亦即，第一DDR存储器模块210根据第一时脉信号(CLK1)拴锁地址信号(A)、指令信号(CMD)、区块控制信号(BANK)上的资料；第二DDR存储器模块220根据第二时脉信号(CLK2)拴锁地址信号(A)、指令信号(CMD)、区块控制信号(BANK)上的资料。由于存储器控制器200必需要推动(Drive)存储器的脚位数目为图1A的两倍，再加上电路板(PCB)的变异及两个存储器(DRAM)脚位的不同，会使信号的品质更加恶化，尤其是地址信号(A)又更加恶化。相较于图1B，图2B所示的安全相位区更小，尤其是地址信号(A)的安全相位区间(Eye_addr)已经变得非常小。亦即，由于地址信号(A)的安全相位区间(Eye_addr)很小，使得存储器控制器200更不容易调整出适当的时脉信号(CLK1、CLK2)相位，让二个DDR存储器模块210、220顺利拴锁信号。由于在高速的情况下所有信号的品质很难被一一地优化(qualify)，所以需要一个有效的解决方案来解决上述的问题。
技术实现思路
有鉴于此，本专利技术的目的在于提出一种存储器控制器及其信号产生方法，本专利技术限定指令信号的产生方式，并将部分的地址信号的安全相位区间予以扩大，使得存储器模块可以正常操作。为了达到上述目的，根据本专利技术所提出一种存储器控制器的信号产生方法，以操控第一存储器模块，包括下列步骤：产生信号周期为一单位时间的第一时脉信号、区块控制信号与第一部分的地址信号；产生信号周期为该单位时间的指令信号，其中，该指令信号包括多个指令群，每一该指令群具有连续的第一指令、第二指令、第三指令、与第四指令；产生信号周期为二倍该单位时间的一第二部分的地址信号；将该第一时脉信号的第一信号缘设定于该指令信号、该区块控制信号与该第一部分的地址信号的安全相位区间；将该第一时脉信号的第二信号缘设定于该指令信号、该区块控制信号、该第一部分的地址信号与该第二部分地址信号的安全相位区间；将该第一时脉信号的第三信号缘设定于指令信号、区块控制信号与第一部分的地址信号的安全相位区间；以及将第一时脉信号的第四信号缘设定于指令信号、区块控制信号、第一部分的地址信号与第二部分的地址信号的安全相位区间。本专利技术更提出一种存储器控制器，连接至第一存储器模块，存储器控制器包括：时脉产生单元，产生信号周期为一单位时间的第一时脉信号至第一存储器模块；控制信号转译单元，产生信号周期为该单位时间的指令信号至第一存储器模块，其中，该指令信号中包括多个指令群，每一该指令群具有连续的第一指令、第二指令、第三指令与第四指令；以及，地址转译单元，产生信号周期为该单位时间的区块控制信号以及第一部分的地址信号至该第一存储器模块，并且产生信号周期为二倍该单位时间的第二部分的地址信号至第一存储器模块。时脉产生单元将第一时脉信号的第一信号缘设定于指令信号、区块控制信号以及第一部分的地址信号的安全相位区间；将第一时脉信号的第二信号缘设定于指令信号、区块控制信号、第一部分的地址信号以及第二部分地址信号的安全相位区间；将第一时脉信号的第三信号缘设定于指令信号、区块控制信号以及第一部分的地址信号的安全相位区间；以及将第一时脉信号的第四信号缘设定于指令信号、区块控制信号、第一部分的地址信号以及第二部分的地址信号的安全相位区间。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中：图1A与图1B所绘示为存储器控制器与存储器模块之间的连接关系以及控制信号眼图示意图。图2A与图2B所绘示为存储器控制器与二个存储器模块之间的连接关系以及控制信号眼图示意图。图3所绘示DDR存储器模块执行的指令与对应控制信号的资料示意图。图4A与图4B所绘示为根据本专利技术具体实施例的存储器控制器与存储器模块的连接关系及其控制信号眼图示意图。图5所绘示本文档来自技高网...

【技术保护点】
一种存储器控制器的信号产生方法，用以操控一第一存储器模块，该方法包括下列步骤：产生信号周期为一单位时间的一第一时脉信号、一区块控制信号以及一第一部分的地址信号；产生信号周期为该单位时间的一指令信号，其中，该指令信号中包括多个指令群，每一该指令群具有连续的一第一个指令、一第二个指令、一第三个指令以及一第四个指令；产生信号周期为二倍该单位时间的一第二部分的地址信号；将该第一时脉信号的一第一信号缘设定于该指令信号、该区块控制信号以及该第一部分的地址信号的安全相位区间；将该第一时脉信号的一第二信号缘设定于该指令信号、该区块控制信号、该第一部分的地址信号以及该第二部分地址信号的安全相位区间；将该第一时脉信号的一第三信号缘设定于该指令信号、该区块控制信号以及该第一部分的地址信号的安全相位区间；以及将该第一时脉信号的一第四信号缘设定于该指令信号、该区块控制信号、该第一部分的地址信号以及该第二部分的地址信号的安全相位区间。

【技术特征摘要】
1.一种存储器控制器的信号产生方法，用以操控一第一存储器模块，该方法包括下列步骤：产生信号周期为一单位时间的一第一时脉信号、一区块控制信号以及一第一部分的地址信号；产生信号周期为该单位时间的一指令信号，其中，该指令信号中包括多个指令群，每一该指令群具有连续的一第一指令、一第二指令、一第三指令以及一第四指令；产生信号周期为二倍该单位时间的一第二部分的地址信号；将该第一时脉信号的一第一信号缘设定于该指令信号、该区块控制信号以及该第一部分的地址信号的安全相位区间；将该第一时脉信号的一第二信号缘设定于该指令信号、该区块控制信号、该第一部分的地址信号以及该第二部分地址信号的安全相位区间；将该第一时脉信号的一第三信号缘设定于该指令信号、该区块控制信号以及该第一部分的地址信号的安全相位区间；以及将该第一时脉信号的一第四信号缘设定于该指令信号、该区块控制信号、该第一部分的地址信号以及该第二部分的地址信号的安全相位区间。2.如权利要求1所述的信号产生方法，更用以操控一第二存储器模块，包括下列步骤：产生信号周期为该单位时间的一第二时脉信号；将该第二时脉信号的一第一信号缘设定于该指令信号、该区块控制信号以及该第一部分的地址信号的安全相位区间；将该第二时脉信号的一第二信号缘设定于该指令信号、该区块控制信号、该第一部分的地址信号以及该第二部分地址信号的安全相位区间；将该第二时脉信号的一第三信号缘设定于该指令信号、该区块控制信号以及该第一部分的地址信号的安全相位区间；以及将该第二时脉信号的一第四信号缘设定于该指令信号、该区块控制信号、该第一部分的地址信号以及该第二部分的地址信号的安全相位区间。3.如权利要求2所述的信号产生方法，其特征在于，该第一存储器模块与该第二存储器模块皆为双倍资料速率存储器模块。4.如权利要求1所述的信号产生方法，其特征在于，该单位时间为该第一时脉的一个周期。5.如权利要求1所述的信号产生方法，其特征在于，该第一部分地址信号为一第十地址信号；且该第二部分地址信号为第零地址信号至第九地址信号以及第十一地址信号至第十五地址信号。6.如权利要求1所述的信号产生方法，其特征在于，该第一指令与该第三指令为一无运作指令与一区块总线充电指令其中之一。7.如权利要求1所述的信号产生方法，其特征在于，该第二指令与该第四指令为一无运作指令、一区块总线充电指令、一驱动区块总线指令、一写入指令与一读取指令其中之一。8.如权利要求1所述的信号产生方法，其特征在于，该第一时脉信号的第一信号缘与第三信号缘可位于该第二部分的地址信号的安全相位区间之外。9.如权利要求1所述的信号产生方法，其特征在于，该第一时脉信号的第一信号缘、第二信号缘、第三信号缘及第四信号缘皆为该第一时脉信号的上升缘。10.一种存储器控制器，连接至一第一存储器模块，该存储器控制器包括：一时脉产生单元，产生信号周期为一单位时间的一第一...

【专利技术属性】
技术研发人员：吴宗翰，林政南，陈忠敬，赖信丞，
申请(专利权)人：晨星半导体股份有限公司，
类型：发明
国别省市：中国台湾;71