VCSEL模块及其制造制造技术

本发明专利技术描述了一种制造VCSEL模块（100）的方法，所述VCSEL模块（100）包括具有上侧（U）和下侧（L）并且具有公共载体结构（35）上的多个VCSEL单元（55）的至少一个VCSEL芯片（33），所述VCSEL单元（55）包括面向下侧（L）的第一类型的第一掺杂层（50）和面向上侧（U）的第二类型的第二掺杂层（23）。所述方法包括以下步骤：将VCSEL芯片（33）分为各自具有至少一个VCSEL单元（55）的多个子阵列（39a，39b，39c，39d，39e，39f，39g，39h，39i），将所述子阵列（39a，39b，39c，39d，39e，39f，39g，39h，39i）中的至少一些串联电气连接。本发明专利技术还描述了以这样的过程制造的VCSEL模块（100）。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】本专利技术描述了一种制造VCSEL模块（100）的方法，所述VCSEL模块（100）包括具有上侧（U）和下侧（L）并且具有公共载体结构（35）上的多个VCSEL单元（55）的至少一个VCSEL芯片（33），所述VCSEL单元（55）包括面向下侧（L）的第一类型的第一掺杂层（50）和面向上侧（U）的第二类型的第二掺杂层（23）。所述方法包括以下步骤：将VCSEL芯片（33）分为各自具有至少一个VCSEL单元（55）的多个子阵列（39a，39b，39c，39d，39e，39f，39g，39h，39i），将所述子阵列（39a，39b，39c，39d，39e，39f，39g，39h，39i）中的至少一些串联电气连接。本专利技术还描述了以这样的过程制造的VCSEL模块（100）。【专利说明】VCSEL模块及其制造
本专利技术描述了一种制造VCSEL模块的方法，所述VCSEL模块包括具有上侧和下侧并且具有公共载体结构上的多个VCSEL单元的至少一个VCSEL芯片，该VCSEL单元包括面向下侧的第一类型的第一掺杂层和面向上侧的第二类型的第二掺杂层。本专利技术还描述了这样的VCSEL模块。
技术介绍
VCSEL模块包括若干(即一个或多个)VCSEL芯片(也称为“管芯”)，所述芯片包括至少一个(通常大量的)VCSEL单元。这些芯片越大，用于产生VCSEL模块需要花费的安装时间以及因此安装成本就越小。因此，在该上下文中使用尽可能大的半导体芯片是特别有益的，只要它们能够以良好的质量焊接。第一，较大的芯片降低由于芯片的锯切道和轮缘而损耗的晶片面积的量。第二，必要的是较少的单独焊接步骤(即拾取和放置步骤)。VCSEL芯片目前具有在0.8mm X 0.8mm到5mm x 5mm之间变化的最大大小。 VCSEL芯片的大小主要受到通过它们的电流的限制。由于VCSEL的效率已经大大改进(甚至脱离VCSEL芯片的大小)，因而cw (连续波)中15A的操作电流以及甚至脉冲操作中的30A对于4mm2大小的芯片而言可被认为是正常的。例如,具有9mm2大小的较大芯片可能导致远高于50A的电流。然而，对于具有例如1000W的固定电功率的激光驱动器而言，以相对适度的电流操作是有益的。此外，从这样的驱动器到VCSEL模块和VCSEL模块内部的电气连接的大小随着操作电流按比例增大，并且变得越来越庞大、沉重且不灵活。 对于小VCSEL芯片而言，可通过并联连接数个芯片并且串联连接其它芯片裁制操作电流和电压。然而，对于较大的芯片而言，电流是大小的限制因子，因为在芯片级上，所有VCSEL单元并联操作。这隐含存在对VCSEL模块内部的VCSEL芯片的大小的一定限制，这种限制还约束VCSEL芯片的安装过程的有效性。 因此，本专利技术的目标是提供更有效地提供上述种类的VCSEL模块的可能性，尤其通过克服VCSEL芯片的大小的电流限制。
技术实现思路
本专利技术的目标通过根据权利要求1的方法并且通过根据权利要求15的VCSEL模块实现。 根据本专利技术，一种上述种类的方法包括以下步骤:-将VCSEL芯片分为各自具有至少一个VCSEL单元的多个子阵列，-串联电气连接所述子阵列中的至少一些。 在该上下文中，给定贯穿本申请有效的以下定义:“VCSEL”是指竖直腔表面发射激光器，即一种具有垂直于发射表面的激光束发射的半导体激光二极管。所述激光二极管包括谐振器，该谐振器包括平行于晶片表面的两个分布式布拉格(Bragg)反射器DBR反射镜，该晶片表面具有包括用于在之间生成激光的一个或多个量子阱的有源(发光)区。平面DBR反射镜包括具有交替的高和低折射率的层。每个层通常具有材料中的激光波长的四分之一的厚度，这产生99%以上的强度反射率。 术语“VCSEL单元”是指由沿着表面的边界定界的单个激光发光元件，所述发光元件在操作中发射光，而跨过边界的表面的相邻区不发射光。因此，它也可以被标示为沿着表面的单个台面，所述台面在操作中发射光。 “ VCSEL模块”可以包括一个或数个VCSEL芯片以及可能地其它元件，诸如VCSEL芯片接触到其上的(基板)印刷电路板。在本描述和权利要求的上下文中，术语“VCSEL模块”因此也被用作用于其自身上的单个VCSEL芯片的同义词，无论它是否被组装在诸如电路板的基板结构上。 第一掺杂层和第二掺杂层也可以表征为VCSEL芯片的P层和η层。由于P层或η层二者可以许可激光通过，因而这两个掺杂层被称为第一和第二掺杂层。常常面向VCSEL芯片的下侧定位η层，并且面向芯片的上侧定位P层，还如图中将示出的那样。所述两个类型的掺杂(半导体)层将被理解为不同类型的层，即如果第一掺杂层是η层，那么第二掺杂层将是P层，并且反之亦然。 根据本专利技术，VCSEL芯片现在分为所谓的子阵列。这些通过以下事实表征:不同子阵列的第一掺杂层自身之间和不同子阵列的第二掺杂层自身之间未直接电气连接。而是，子阵列串联，这意指一个子阵列的第一掺杂层电气连接到邻近(即相邻)子阵列的第二掺杂层。这两个子阵列因此进入串联电路。 通过这一措施，可以大幅降低运行一个VCSEL芯片的所有VCSEL单元所必需的总电流，即降低到基本上等于串联的子阵列数目的因子。因此，芯片的最大操作电流Imax (例如用于3 X 3mm大小的芯片的40Α)可以降低到Imax/n，其中η是串联的子阵列数目。与将η个较小的芯片串联安装在基板上的先前技术相比较，其中例如η = 4，可以实现所有焊接步骤的75%的降低。此外，可以简化放置步骤并且实际上可以消除线接合。总之，该措施使得可能将更多VCSEL单元安装在一个芯片上而不超过总体VCSEL系统(尤其是驱动器和电气连接)的限制。可以大幅增加VCSEL芯片的大小，这使得安装过程更方便并且甚至更安全:较大的VCSEL芯片意指需要安装较少的芯片以实现相同的激光性能，并且因此必要的是较少的工作和较少的焊接。此外，由于锯切道的减少，因而VCSEL芯片必要的晶片面积较小，整个VCSEL模块的总体面积也一样，这是因为单独的VCSEL芯片之间存在较少的空气间隙。 可通过根据本专利技术的上述过程制造根据本专利技术的VCSEL模块。因此，它分为各自具有至少一个VCSEL单元的多个子阵列，该子阵列中的至少一些串联电气连接。可以注意至lj，VCSEL芯片可以包括不包括VCSEL单元的其它功能单元。这样的单元在该上下文中不被视为子阵列。 从属权利要求和以下描述公开了本专利技术的特别有利的实施例和特征。权利要求的特征可以组合以适合于达成其它实施例。在一个权利要求类别的上下文中描述的特征可以同样适用于另一权利要求类别。 优选地，在两个(相邻)子阵列之间，既提供两个子阵列的第一掺杂层之间的隔离也提供两个子阵列的第二掺杂层之间的隔离。因此，在一个子阵列的第一掺杂层与另一个子阵列的第二掺杂层之间单独提供两个子阵列之间的串联连接。因此，两个子阵列的两个第一掺杂层之间和第二掺杂层之间的电气隔离将这两个子阵列彼此分开。因而，可以相应地限定“子阵列”。 根据本专利技术的特别有利的实施例，子阵列的第一掺杂层和第二掺杂层二者从下侧接触。这隐含在没有提供驱动VCSEL芯片的电气接触的复杂附加措施的情况下本文档来自技高网...

【技术保护点】
一种制造VCSEL模块（100）的方法，所述VCSEL模块（100）包括具有上侧（U）和下侧（L）并且具有公共载体结构（35）上的多个VCSEL单元（55）的至少一个VCSEL芯片（33），所述VCSEL单元（55）包括面向所述下侧（L）的第一类型的第一掺杂层（50）和面向所述上侧（U）的第二类型的第二掺杂层（23），所述方法包括以下步骤：‑ 将所述VCSEL芯片（33）分为各自具有至少一个VCSEL单元（55）的多个子阵列（39a，39b，39c，39d，39e，39f，39g，39h，39i），‑ 将所述子阵列（39a，39b，39c，39d，39e，39f，39g，39h，39i）中的至少一些串联电气连接。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：S格罗恩博尔恩，A普鲁伊姆博姆，RL杜莫林，M米勒，
申请(专利权)人：皇家飞利浦有限公司，
类型：发明
国别省市：荷兰;NL