存取芯片内建只读存储器的方法及计算机系统技术方案

本发明专利技术公开了一种存取一芯片内建只读存储器的方法，包括有以一特定除数对一系统时钟进行分频，以产生一存储器时钟；将一特定数量的相邻地址结合为一结合地址，其中该特定数量的大小是根据该特定除数而决定；将一第一停止信号插入一实际输出数据，其中该第一停止信号的长度是根据存取该芯片内建只读存储器的一时序需求而决定；根据该结合地址，产生该芯片内建只读存储器的一输出数据，其中该输出数据的宽度延伸为原宽度的一特定倍数，该特定倍数的大小是根据该特定数量而决定；以及在该地址产生对应于该第一停止信号长度的一第一延迟。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种存取一芯片内建只读存储器的方法，包括有以一特定除数对一系统时钟进行分频，以产生一存储器时钟；将一特定数量的相邻地址结合为一结合地址，其中该特定数量的大小是根据该特定除数而决定；将一第一停止信号插入一实际输出数据，其中该第一停止信号的长度是根据存取该芯片内建只读存储器的一时序需求而决定；根据该结合地址，产生该芯片内建只读存储器的一输出数据，其中该输出数据的宽度延伸为原宽度的一特定倍数，该特定倍数的大小是根据该特定数量而决定；以及在该地址产生对应于该第一停止信号长度的一第一延迟。【专利说明】存取芯片内建只读存储器的方法及计算机系统
本专利技术涉及一种存取芯片内建只读存储器(Read-Only Memory, ROM)的方法及计算机系统，尤其涉及一种可通过结合只读存储器的地址并延伸只读存储器的输出数据宽度来提升计算机系统运作速度的存取芯片内建只读存储器的方法及其计算机系统。
技术介绍
计算机系统中的存储器可分为两种类型:外接存储器及芯片内建存储器。外接存储器具有较大的存储空间，且需要花费较长的时间来进行存取(通常需要数百个系统时钟周期的时间)。芯片内建存储器则为较高速的内建存储器，可用来存储暂时的系统运算数据或其它正在进行中的工作，内建存储器的数据可花费较少时间来进行存取(通常小于一个系统时钟周期的时间)。芯片内建存储器可供处理器(如:中央处理单元(CentralProcessing Unit，CPU))进行快速存取，一般来说，芯片内建存储器可再分类为随机存取存储器(Random Access Memory,RAM)及只读存储器(Read-Only Memory,ROM)两种。芯片内建的随机存取存储器可存储暂存数据或指令码，而芯片内建的只读存储器则存储用来进行系统初始化或启动流程的数据。在某些应用中，计算机系统可能仅内建有只读存储器而没有随机存取存储器。 随着半导体工艺的进步，系统时钟的频率逐渐提升，因此在计算机系统存取芯片内建存储器时，对于时序的要求将更加严格。本质上，芯片内建随机存取存储器与芯片内建只读存储器的存取速度并不相同。一般来说，相较于芯片内建随机存取存储器，芯片内建只读存储器的存取速度较低，因而芯片内建只读存储器的存取路径通常存在较大的延迟时间，因此，芯片内建只读存储器的存取路径对于某些系统或应用而言，往往会成为一关键路径(Critical Path)。如此一来,计算机系统的时钟频率及运作速度会受限于存取芯片内建只读存储器的速度。有鉴于此，公知技术实有改进的必要。
技术实现思路
因此，本专利技术的主要目的即在于提供一种存取芯片内建只读存储器(Read-OnlyMemory, ROM)的方法及计算机系统，其可通过结合只读存储器的地址并延伸只读存储器的输出数据宽度来提升计算机系统的运作速度。 本专利技术公开一种存取一芯片内建只读存储器的方法，包括有以一特定除数对一系统时钟进行分频，以产生一存储器时钟；将一特定数量的相邻地址结合为一结合地址，其中该特定数量的大小是根据该特定除数而决定；将一第一停止信号插入一实际输出数据，其中该第一停止信号的长度是根据存取该芯片内建只读存储器的一时序需求而决定；根据该结合地址，产生该芯片内建只读存储器的一输出数据，其中该输出数据的宽度延伸为原宽度的一特定倍数，该特定倍数的大小是根据该特定数量而决定；以及在该地址产生对应于该第一停止信号长度的一第一延迟。 本专利技术还公开一种计算机系统，用来存取一芯片内建只读存储器，该计算机系统包括有一处理器；一逻辑电路，由该处理器所控制，用来产生用于该芯片内建只读存储器的控制信号，并接收来自该芯片内建只读存储器的一实际输出数据；以及一只读存储器控制器。该只读存储器控制器可通过执行以下步骤，转换该控制信号以控制该芯片内建只读存储器:以一特定除数对一系统时钟进行分频，以产生一存储器时钟；将一特定数量的相邻地址结合为一结合地址，其中该特定数量的大小是根据该特定除数而决定；以及将一第一停止信号插入该实际输出数据，其中该第一停止信号的长度是根据存取该芯片内建只读存储器的一时序需求而决定；其中，该芯片内建只读存储器根据该结合地址，产生一输出数据，其中该输出数据的宽度延伸为原宽度的一特定倍数，该特定倍数的大小是根据该特定数量而决定；其中，该处理器在该地址产生对应于该第一停止信号长度的一第一延迟。 本专利技术还公开一种存取一芯片内建只读存储器的方法，包括有将一特定数量的相邻地址结合为一结合地址；根据该结合地址，产生该芯片内建只读存储器的一输出数据，其中该输出数据的宽度延伸为原宽度的一特定倍数，该特定倍数的大小是根据该特定数量而决定；在该芯片内建只读存储器的每一输出数据之前插入一第一延长周期；将一第一停止信号插入一实际输出数据，其中该第一停止信号的长度对应于该第一延长周期，以符合存取该芯片内建只读存储器的一时序需求；以及在该地址产生对应于该第一停止信号长度的一第一延迟。 本专利技术还公开计算机系统，用来存取一芯片内建只读存储器，该计算机系统包括有一处理器；一逻辑电路，由该处理器所控制，用来产生用于该芯片内建只读存储器的控制信号，并接收来自该芯片内建只读存储器的一实际输出数据；以及一只读存储器控制器。该只读存储器控制器可通过执行以下步骤，转换该控制信号以控制该芯片内建只读存储器:将一特定数量的相邻地址结合为一结合地址；以及将一第一停止信号插入该实际输出数据，其中该第一停止信号的长度对应于一第一延长周期，以符合存取该芯片内建只读存储器的一时序需求；其中，该芯片内建只读存储器根据该结合地址，产生一输出数据，其中该输出数据的宽度延伸为原宽度的一特定倍数，该特定倍数的大小是根据该特定数量而决定，该芯片内建只读存储器并在该芯片内建只读存储器的每一输出数据之前插入该第一延长周期；其中，该处理器在该地址产生对应于该第一停止信号长度的一第一延迟。 【专利附图】【附图说明】 图1为具有芯片内建随机存取存储器及只读存储器的一般计算机系统的示意图。 图2为存取图1中芯片内建存储器的信号波形的示意图。 图3为本专利技术实施例一计算机系统的示意图。 图4为存取图3中只读存储器的信号波形的示意图。 图5为本专利技术实施例一芯片内建只读存储器存取流程的示意图。 图6为一跳转发生时存取图3中只读存储器的信号波形的示意图。 图7为本专利技术实施例一跳转存取流程的示意图。 图8为本专利技术实施例另一计算机系统的示意图。 图9为存取图8中只读存储器的信号波形的示意图。 图10为本专利技术实施例一芯片内建只读存储器存取流程的示意图。 图11为一跳转发生时存取图8中只读存储器的信号波形的示意图。 图12为本专利技术实施例一跳转存取流程的示意图。 图13为本专利技术实施例另一计算机系统的示意图。 图14为本专利技术实施例预测地址的方法应用于图8中的计算机系统的示意图。 其中，附图标记说明如下: 10计算机系统 102处理器 104只读存储器 106随机存取存储器 108逻辑单元 30计算机系统 302处理器 304只读存储器 308逻辑单元 310只读存储器控制器 CLK系统时钟 CLK ’存储器时钟 ADD地址本文档来自技高网...

【技术保护点】
一种存取一芯片内建只读存储器的方法，包括有：以一特定除数对一系统时钟进行分频，以产生一存储器时钟；将一特定数量的相邻地址结合为一结合地址，其中该特定数量的大小是根据该特定除数而决定；将一第一停止信号插入一实际输出数据，其中该第一停止信号的长度是根据存取该芯片内建只读存储器的一时序需求而决定；根据该结合地址，产生该芯片内建只读存储器的一输出数据，其中该输出数据的宽度延伸为原宽度的一特定倍数，该特定倍数的大小是根据该特定数量而决定；以及在该地址产生对应于该第一停止信号长度的一第一延迟。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：许家荣，杜智成，林运金，
申请(专利权)人：擎泰科技股份有限公司，
类型：发明
国别省市：中国台湾;71