一种高精度带隙基准电路制造技术

本发明专利技术涉及模拟集成电路技术领域，具体涉及一种高精度低功耗的带隙基准电路。本发明专利技术的带隙基准电路由自启动电路和带隙基准核心电路构成，启动电路的作用是防止带隙基准核心电路在上电时处于简并态而无法正常开启；在带隙基准核心电路中通过电阻匹配和环路设计，提高了PTAT电流的线性度，减小了嵌位运放的失调电压，提高了输出精度，并通过对运算放大器的优化设计而减小了功耗。本发明专利技术尤其适用于带隙基准电路。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及模拟集成电路
，具体涉及一种高精度低功耗的带隙基准电路。本专利技术的带隙基准电路由自启动电路和带隙基准核心电路构成，启动电路的作用是防止带隙基准核心电路在上电时处于简并态而无法正常开启；在带隙基准核心电路中通过电阻匹配和环路设计，提高了PTAT电流的线性度，减小了嵌位运放的失调电压，提高了输出精度，并通过对运算放大器的优化设计而减小了功耗。本专利技术尤其适用于带隙基准电路。【专利说明】一种高精度带隙基准电路
本专利技术属于模拟集成电路
，具体涉及一种高精度低功耗的带隙基准电 路。
技术介绍
带隙基准电路是模拟集成电路设计中一种最常见和最重要的集成电路模块。其功 能是产生一个稳定的电压源作为基准电压，供给其他模块作为参考电压使用，集成电路中 对于参考电压的要求是输出精度高，并且输出电压不随温度工艺等条件变化。由此可见，如 何保证带隙基准电路的输出电压值精度高、大小恒定、随温度变化特性小是带隙基准电路 的设计关键所在。 带隙基准电路的基本原理是利用两个三极管基极和发射极的压差Λ \^产生一股 与温度成正比例的电流（ΡΤΑΤ电流），该电流流经电阻的电压也是与温度成正比例的电压， 再与负温度特性的V BE结电压叠加，产生在一定温度范围内近似零温特性的基准电压。因为 该电压值通常近似等于禁带带隙电压（1. 2V)，所以通常称其为带隙基准电压。 带隙基准电压源由于其优越的性能，被广泛应用于很多电路系统之中，但由于传 统的带隙基准电路结构如图1所示，主要为通过PTAT电流产生电路产生PTAT电流在电阻 RA2上产生正温度系数的电压，与npn管QN3上负温度系数的VBE电压叠加，从而产生零温 系数的电压，其需要满足I MPA1 = I"pA2 = IMPA3和QN1与QN2的集电极电流相等的条件，但实 际上这2个条件会被外部因素感染而无法满足，因此这种传统的结构无法消除三极管基极 电流带来的误差，这使得产生的PTAT电流存在非线性误差，从而影响输出精度，使得带隙 基准电压源的温度特性并不能达到非常好的效果。
技术实现思路
本专利技术的目的，就是针对上述传统电路存在的问题，提出一种高精度带隙基准电 路。 本专利技术的技术方案是，一种高精度带隙基准电路，其特征在于，该带隙基准电路由 自启动电路和带隙基准核心电路构成；所述自启动电路由PM0S管MP1、MP2、MP3,三极管Q1、 Q6、Q7,直流偏置电流源构成；其中，MP1的源极接电源VCC，其漏极接MP2的漏极；直流偏置 电流源的正极接MP1漏极与MP2漏极的连接点，其负极接地VSS ;MP2的源极接电源VCC，其 栅极与漏极互连，其栅极接MP3的栅极；MP3的源极接电源，其漏极接Q1的基极；Q1的集电 极接MP1的漏极；Q6的集电极接MP3漏极与Q1基极的连接点，其基极与集电极互连，其发 射极接Q7的集电极；Q7的基极与集电极互连，其发射极接地VSS ; 带隙基准核心电路由 PM0S 管 MP4、MP6, NM0S 管 MN1、MN2、MN5,三极管 Q2、Q3、Q4、 05，电阻1?1、1?2、1?3、1?4、1?5、1?6、1?7、1?8、1?9，极性电容(：1构成 ；其中，]\^4的源极接电源￥〇：， 其栅极接MP1栅极与Q1集电极的连接点，其漏极接丽1的栅极、丽2的栅极和丽5的漏极； MP6的源极接电源VCC，其栅极与漏极互连，其栅极接MP4的栅极，其漏极接丽2的漏极；丽1 的漏极接电源VCC，其源极依次通过R1、R6、R7后接Q4的集电极；MN1源极与R1的连接点接 Q1的发射极后作为带隙基准电路的基准电压输出端输出基准电压VREF ;R6与R7的连接点 接极性电容C1的负极和Q5的基极；极性电容C1的正极接MP4的漏极；丽5的漏极与栅极 互连，其源极接Q5的集电极；Q5的发射极通过R9后接地VSS ;R1与R6的连接点依次通过 R3、R4后接Q3的集电极；R3与R4的连接点接Q2的基极和Q3的基极；Q2的集电极接丽2 的源极，其发射极接Q3的发射极并通过R9接地VSS ;R4与Q3的集电极的连接点通过R5接 Q4的基极；Q4的发射极通过R8接Q5的发射极与R9的连接点。 本专利技术的有益效果为，提高了 PTAT电流的线性度，减小了嵌位运放的失调电压， 提高了输出精度，并通过对运算放大器的优化设计而减小了功耗。 【专利附图】【附图说明】 图1为传统的带隙基准电压电路； 图2为本专利技术的高精度低功耗带隙基准电压电路。 【具体实施方式】 下面结合附图对本专利技术的【具体实施方式】进行描述 现有的传统带隙基准产生电路原理，如图1所示，左半部分是PTAT电流产生电路， 其产生的PTAT电流在电阻RA2上产生正温度系数的电压，与npn管QN3上负温度系数的 VBE电压叠加，产生零温系数的电压，可得： 【权利要求】1. 一种高精度带隙基准电路，其特征在于，该带隙基准电路由自启动电路和带隙基准 核心电路构成；所述自启动电路由？103管1^1、1^2、1^3，三极管以、〇6、〇7，直流偏置电流 源构成；其中，MP1的源极接电源VCC，其漏极接MP2的漏极；直流偏置电流源的正极接MP1 漏极与MP2漏极的连接点，其负极接地VSS ;MP2的源极接电源VCC，其栅极与漏极互连，其 栅极接MP3的栅极；MP3的源极接电源，其漏极接Q1的基极；Q1的集电极接MP1的漏极；Q6 的集电极接MP3漏极与Q1基极的连接点，其基极与集电极互连，其发射极接Q7的集电极； Q7的基极与集电极互连，其发射极接地VSS ; 带隙基准核心电路由PMOS管MP4、MP6，NMOS管MN1、MN2、MN5，三极管Q2、Q3、Q4、Q5，电 阻尺1、1?2、1?3、1?4、1?5、1?6、1?7、1?8、1?9，极性电容(：1构成；其中，1^4的源极接电源￥0：，其栅 极接MP1栅极与Q1集电极的连接点，其漏极接丽1的栅极、丽2的栅极和丽5的漏极；MP6 的源极接电源VCC，其栅极与漏极互连，其栅极接MP4的栅极，其漏极接丽2的漏极；丽1的 漏极接电源VCC，其源极依次通过Rl、R6、R7后接Q4的集电极；丽1源极与R1的连接点接 Q1的发射极后作为带隙基准电路的基准电压输出端输出基准电压VREF ;R6与R7的连接点 接极性电容C1的负极和Q5的基极；极性电容C1的正极接MP4的漏极；丽5的漏极与栅极 互连，其源极接Q5的集电极；Q5的发射极通过R9后接地VSS ;R1与R6的连接点依次通过 R3、R4后接Q3的集电极；R3与R4的连接点接Q2的基极和Q3的基极；Q2的集电极接丽2 的源极，其发射极接Q3的发射极并通过R9接地VSS ;R4与Q3的集电极的连接点通过R5接 Q4的基极；Q4的发射极通过R8接Q5的发射极与R9的连接点。【文档编号】G05F1/56GK104156023SQ201410377630【公开日】2014年11月19日 申请日期:2014年8月1日 优先权日:2014年8月1日 【专利技术者】周泽坤, 董渊, 石跃, 孙亚东, 李天生, 明鑫, 王卓, 张波 申本文档来自技高网...

【技术保护点】
一种高精度带隙基准电路，其特征在于，该带隙基准电路由自启动电路和带隙基准核心电路构成；所述自启动电路由PMOS管MP1、MP2、MP3，三极管Q1、Q6、Q7，直流偏置电流源构成；其中，MP1的源极接电源VCC，其漏极接MP2的漏极；直流偏置电流源的正极接MP1漏极与MP2漏极的连接点，其负极接地VSS；MP2的源极接电源VCC，其栅极与漏极互连，其栅极接MP3的栅极；MP3的源极接电源，其漏极接Q1的基极；Q1的集电极接MP1的漏极；Q6的集电极接MP3漏极与Q1基极的连接点，其基极与集电极互连，其发射极接Q7的集电极；Q7的基极与集电极互连，其发射极接地VSS；带隙基准核心电路由PMOS管MP4、MP6，NMOS管MN1、MN2、MN5，三极管Q2、Q3、Q4、Q5，电阻R1、R2、R3、R4、R5、R6、R7、R8、R9，极性电容C1构成；其中，MP4的源极接电源VCC，其栅极接MP1栅极与Q1集电极的连接点，其漏极接MN1的栅极、MN2的栅极和MN5的漏极；MP6的源极接电源VCC，其栅极与漏极互连，其栅极接MP4的栅极，其漏极接MN2的漏极；MN1的漏极接电源VCC，其源极依次通过R1、R6、R7后接Q4的集电极；MN1源极与R1的连接点接Q1的发射极后作为带隙基准电路的基准电压输出端输出基准电压VREF；R6与R7的连接点接极性电容C1的负极和Q5的基极；极性电容C1的正极接MP4的漏极；MN5的漏极与栅极互连，其源极接Q5的集电极；Q5的发射极通过R9后接地VSS；R1与R6的连接点依次通过R3、R4后接Q3的集电极；R3与R4的连接点接Q2的基极和Q3的基极；Q2的集电极接MN2的源极，其发射极接Q3的发射极并通过R9接地VSS；R4与Q3的集电极的连接点通过R5接Q4的基极；Q4的发射极通过R8接Q5的发射极与R9的连接点。...

【技术特征摘要】

【专利技术属性】
技术研发人员：周泽坤，董渊，石跃，孙亚东，李天生，明鑫，王卓，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51