二阶梳状抽选滤波器制造技术

本发明专利技术公开了一种二阶梳状抽选滤波器，其包括第一运算电路、选择电路、第二运算电路和z域信号延时采样单元。所述第一运算电路用于接收输入的时域信号以产生相应的输出信号。所述选择电路电性连接所述第一运算电路，以选择性地输出所述第一运算电路所产生的输出信号或者所述第一运算电路所产生的输出信号的反信号。所述第二运算电路电性连接所述选择电路，以累加或者累减所述选择电路的输出。所述z域信号延时采样单元，电性连接所述第二运算电路，以对所述第二运算电路的输出结果的z域信号的延时进行采样。通过上述方式，本发明专利技术能够减少整个电路的面积，减少成本。

【技术实现步骤摘要】

本专利技术涉及数据转换领域，特别是涉及模数转换器中的二阶梳状抽选滤波器。
技术介绍
Σ-Δ(Sigma-Delta)模数转换器由于其成本经济、线性度好、精度高等等特点，因此其在音视频、数据采集等领域具有广泛地应用。图1为常用的Σ-Δ模数转换器的示意图。如图1所示，常用的Σ-Δ模数转换器10包括Σ-Δ调制器11和抽选滤波器12，其中，Σ-Δ调制器11用于采集输入的模拟信号，以产生高采样率、低位宽的模拟数据。而抽选滤波器12连接Σ-Δ调制器11，其作为Σ-Δ模数转换器10中的重要的组成部分，用以将Σ-Δ调制器11所产生的高采样率、低位宽的模拟数据转换成低采样率、高位宽的数字数据而进行输出。抽选滤波器12通常为数字电路，其可以根据需求的不同而设计成不同的结构。常用的抽选滤波器12通常具有二阶梳状响应，即二阶梳状抽选滤波器，其传递函数为：H(z)=1M*[1-Z-M1-Z-1]2]]>图2为现有的二阶梳状抽选滤波器的示意图。如图2所示，现有的二阶梳状抽选滤波器20包括累加器21、z域信号延时采样单元22、累加器23、z域信号延时采样单元24、M倍降采样单元25、z域信号延时采样单元26、差分器27、z域信号延时采样单元28和差分器29。也就是说，二阶梳状抽选滤波器20中的传递函数中的分子和分母部分一般分别是利用差分器和累加器而实现。由于差分器和累加器都需要利用加法器电路而实现，而现有的二阶梳状抽选滤波器20包括两个累加器(即累加器21和累加器23)和两个差分器(即差分器27和差分器29)，因此现有的二阶梳状抽选滤波器20需要使用四个加法器电路才能实现。此外，即使是将靠近输入端口的累加器(即累加器21)利用计数器而并非是加法器电路来实现，则现有的二阶梳状抽选滤波器20也仍然还是需要使用三个加法器电路。而加法器电路的面积较大，因此，现有的二阶梳状抽选滤波器20中电路的面积非常大，其成本较高。
技术实现思路
本专利技术主要解决的技术问题是提供一种新的二阶梳状抽选滤波器，其能够减少整个电路的面积，减少成本。为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种二阶梳状抽选滤波器，其包括第一运算电路、选择电路、第二运算电路和z域信号延时采样单元。所述第一运算电路用于接收输入的时域信号以产生相应的输出信号。所述选择电路电性连接所述第一运算电路，以选择性地输出所述第一运算电路所产生的输出信号或者所述第一运算电路所产生的输出信号的反信号。所述第二运算电路电性连接所述选择电路，以累加或者累减所述选择电路的输出。所述z域信号延时采样单元，电性连接所述第二运算电路，以对所述第二运算电路的输出结果的z域信号的延时进行采样。其中，所述第一运算电路为计数器，而所述第二运算电路为累加器。其中，在前(M-1)个周期内，所述选择电路输出所述计数器在每个周期所产生的输出信号的反信号；而在随后的M个周期内，所述选择电路输出所述计数器在每个周期所产生的输出信号。其中，所述选择电路包括第一输出路径、第二输出路径和选择开关。所述第一输出路径电性连接所述计数器，以输出所述计数器所产生的输出信号。所述第二输出路径电性连接所述计数器，以输出所述计数器所产生的输出信号的反信号。所述选择开关选择性地电性连接所述第一输出路径或者所述第二输出路径，以在前(M-1)个周期内输出所述计数器在每个周期所产生的输出信号的反信号，而在随后的M个周期内输出所述计数器在每个周期所产生的输出信号。其中，所述第二输出路径包括反相器，以对所述计数器所产生的输出信号进行反相操作，从而产生所述计数器所产生的输出信号的反信号。其中，所述累加器通过加法电路而实现。其中，所述第一运算电路和所述第二运算电路均分别通过累加器而实现。为解决上述技术问题，本专利技术采用的另一个技术方案是：提供一种二阶梳状抽选滤波器，其包括计数器、选择电路、累加器和z域信号延时采样单元。所述计数器用于接收输入的时域信号以产生相应的输出信号。所述选择电路电性连接所述计数器，以选择性地输出所述计数器所产生的输出信号或者所述计数器所产生的输出信号的反信号。所述累加器电性连接所述选择电路，以累加或者累减所述选择电路的输出。所述z域信号延时采样单元电性连接所述累加器，以对所述累加器的输出结果的z域信号的延时进行采样。其中，在前(M-1)个周期内，所述选择电路选择输出所述计数器在每个周期所产生的输出信号的反信号；而在随后的M个周期内，所述选择电路选择输出所述计数器在每个周期所产生的输出信号。其中，所述选择电路包括第一输出路径、第二输出路径和选择开关。所述第一输出路径电性连接所述计数器，以输出所述计数器所产生的输出信号。所述第二输出路径电性连接所述计数器，以输出所述计数器所产生的输出信号的反信号。所述选择开关选择性地电性连接所述第一输出路径或者所述第二输出路径，以在前(M-1)个周期内输出所述计数器在每个周期所产生的输出信号的反信号，而在随后的M个周期内输出所述计数器在每个周期所产生的输出信号。本专利技术的有益效果是：区别于现有技术的情况，本专利技术的二阶梳状抽选滤波器可以只利用一个采用加法电路的累加器即可以获取其所需要的结果，因此其可以极大地减少电路面积，匹配电子产品小型化的需求，且其成本也较低。附图说明图1是常用的Σ-Δ模数转换器的示意图；图2是现有的二阶梳状抽选滤波器的示意图；图3是本专利技术实施例的二阶梳状抽选滤波器的示意图。具体实施方式为更进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本专利技术提出的二阶梳状抽选滤波器其具体实施方式、方法、步骤、结构、特征及其功效，详细说明如下。有关本专利技术的前述及其他
技术实现思路
、特点及功效,在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明,当可对本专利技术为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本专利技术加以限制。图3为本专利技术实施例的二阶梳状抽选滤波器的示意图。对于二阶梳状抽选滤波器来说，其输入的时域信号为X[n]，例如X[1]、X[2]…、X[2M-1]后，其得到的输出信号Y[2M]如下述公式(1)所示：Y[2M]=X[1]+2*X[2]+··&Ce本文档来自技高网...

【技术保护点】
一种二阶梳状抽选滤波器，其特征在于，包括：第一运算电路，用于接收输入的时域信号以产生相应的输出信号；选择电路，电性连接所述第一运算电路，以选择性地输出所述第一运算电路所产生的输出信号或者所述第一运算电路所产生的输出信号的反信号；第二运算电路，电性连接所述选择电路，以累加或者累减所述选择电路的输出；以及z域信号延时采样单元，电性连接所述第二运算电路，以对所述第二运算电路的输出结果的z域信号的延时进行采样。

【技术特征摘要】
2013.05.07 CN 201310165537.91.一种二阶梳状抽选滤波器，其特征在于，包括：
第一运算电路，用于接收输入的时域信号以产生相应的输出信号；
选择电路，电性连接所述第一运算电路，以选择性地输出所述第一
运算电路所产生的输出信号或者所述第一运算电路所产生的输出信号
的反信号；
第二运算电路，电性连接所述选择电路，以累加或者累减所述选择
电路的输出；以及
z域信号延时采样单元，电性连接所述第二运算电路，以对所述第
二运算电路的输出结果的z域信号的延时进行采样。
2.根据权利要求1所述的二阶梳状抽选滤波器，其特征在于，所述
第一运算电路为计数器，而所述第二运算电路为累加器。
3.根据权利要求2所述的二阶梳状抽选滤波器，其特征在于，在前
(M-1)个周期内，所述选择电路输出所述计数器在每个周期所产生的输出
信号的反信号；而在随后的M个周期内，所述选择电路输出所述计数器
在每个周期所产生的输出信号。
4.根据权利要求3所述的二阶梳状抽选滤波器，其特征在于，所述
选择电路包括：
第一输出路径，电性连接所述计数器，以输出所述计数器所产生的
输出信号；
第二输出路径，电性连接所述计数器，以输出所述计数器所产生的
输出信号的反信号；
选择开关，选择性地电性连接所述第一输出路径或者所述第二输出
路径，以在前(M-1)个周期内输出所述计数器在每个周期所产生的输出信

\t号的反信号，而在随后的M个周期内输出所述计数器在每个周期所产生
的输出信号。
5.根据权利要求4所述的二阶梳状抽选滤波器，其特征在于，所述

【专利技术属性】
技术研发人员：赵建华，
申请(专利权)人：东莞赛微微电子有限公司，
类型：发明
国别省市：广东;44