本实用新型专利技术涉及半导体装置。本实用新型专利技术要解决的一个问题是提高半导体装置的可靠性。本实用新型专利技术的半导体装置具有：具有第一面以及位于第一面的相反侧的第二面的管芯焊盘；配置于管芯焊盘的旁边的多个引线；具有表面、在该表面形成的多个电极、以及位于该表面的相反侧的背面且搭载于管芯焊盘的第一面的芯片搭载区域上的半导体芯片；对半导体芯片的多个电极的一部分与多个引线进行电连接的多个第一导线；对半导体芯片的多个电极的其他部分与管芯焊盘进行电连接的第二导线；以及以使多个引线的一部分以及管芯焊盘的第二面露出的方式对半导体芯片、多个第一导线以及第二导线进行密封的密封体。本实用新型专利技术的一个用途是能够提高半导体装置的可靠性。
【技术实现步骤摘要】
【专利摘要】本技术涉及半导体装置。本技术要解决的一个问题是提高半导体装置的可靠性。本技术的半导体装置具有：具有第一面以及位于第一面的相反侧的第二面的管芯焊盘；配置于管芯焊盘的旁边的多个引线；具有表面、在该表面形成的多个电极、以及位于该表面的相反侧的背面且搭载于管芯焊盘的第一面的芯片搭载区域上的半导体芯片；对半导体芯片的多个电极的一部分与多个引线进行电连接的多个第一导线；对半导体芯片的多个电极的其他部分与管芯焊盘进行电连接的第二导线；以及以使多个引线的一部分以及管芯焊盘的第二面露出的方式对半导体芯片、多个第一导线以及第二导线进行密封的密封体。本技术的一个用途是能够提高半导体装置的可靠性。【专利说明】 半导体装置
本技术涉及半导体装置及其制造技术，涉及适用于将例如半导体芯片搭载于管芯焊盘(die pad)上的半导体装置的有效技术。
技术介绍
在日本特开2001-85591号公报(专利文献I)中，记载了在搭载半导体芯片的管芯焊盘(芯片焊盘)的上表面形成槽。 另外，在日本特开2008-211231号公报(专利文献2)中，记载了以使搭载半导体芯片的管芯焊盘的圆形的中央部相比周围而配置于上方的方式实施冲压加工。 另外，在日本特开2002-134677号公报(专利文献3)中，记载了在搭载半导体芯片的管芯焊盘(岛部)的边缘附近，设置下表面的一部分通过蚀刻被去除了的薄壁部，并在薄壁部中形成有狭缝的构造。 【专利文献I】日本特开2001-85591号公报 【专利文献2】日本特开2008-211231号公报 【专利文献3】日本特开2002-134677号公报 作为半导体装置的封装方式，有使搭载半导体芯片的管芯焊盘(片(tab))从密封体露出的、所谓片露出型的半导体装置。片露出型的半导体装置能够增大半导体装置的向外部的散热路径的面积，所以能够提高散热性。另外，通过对管芯焊盘和半导体芯片进行电连接，能够将管芯焊盘用作端子。 在这样的半导体装置中，管芯焊盘的平面面积大于半导体芯片的平面面积。但是，如果管芯焊盘的平面面积变大，则密封半导体芯片的密封体和管芯焊盘易于发生剥离，半导体装置的可靠性降低成为问题。 其他课题和新的特征根据本说明书的记述以及附图将更加明确。
技术实现思路
本技术的一个目的在于提供一种能够提高半导体装置的可靠性的半导体装置。 本技术提供一种半导体装置，其特征在于，具有:具有第一面、以及位于所述第一面的相反侧的第二面的管芯焊盘；配置于所述管芯焊盘的旁边的多个引线；具有表面、在所述表面形成的多个电极、以及位于所述表面的相反侧的背面并且搭载于所述管芯焊盘的所述第一面的芯片搭载区域上的半导体芯片；对所述半导体芯片的所述多个电极的一部分与所述多个引线进行电连接的多个第一导线；对所述半导体芯片的所述多个电极的其他部分与所述管芯焊盘进行电连接的第二导线；以及以使所述多个引线的一部分以及所述管芯焊盘的所述第二面露出的方式对所述半导体芯片、所述多个第一导线以及所述第二导线进行密封的密封体。 所述半导体装置的所述管芯焊盘具备:包括所述芯片搭载区域并且具有朝向与所述第一面相同的方向的第三面、以及位于所述第三面的相反侧的第四面的第一部分；具有朝向与所述第一面相同的方向的第五面以及位于所述第五面的相反侧的第六面、并且被设置成俯视时包围所述第一部分的第二部分；以及在所述第一面被设置于所述第一部分的所述第三面与所述第二部分的所述第五面之间的第一阶梯面。 所述半导体装置的所述第二导线与设置在所述第二部分的所述第五面的导线连接区域连接，所述管芯焊盘的所述第二部分的所述第五面配置于比所述第一部分的所述第三面更高的位置。 根据一个实施例，在所述半导体装置中，所述第一阶梯面被形成为连续地包围所述第一部分的所述第三面的周围。 根据一个实施例，在所述半导体装置中，所述第二部分的所述第六面配置于比所述第一部分的所述第四面更高的位置，并且被所述密封体覆盖。 根据一个实施例，在所述半导体装置中，在所述第二部分的所述导线连接区域与所述第一阶梯面之间，以从所述第五面以及所述第六面中的一个贯通至另一个的方式形成有狭缝。 根据一个实施例，在所述半导体装置中，所述第二部分的宽度比所述管芯焊盘的厚度更大。 根据一个实施例，在所述半导体装置中，所述第一阶梯面的高度是所述管芯焊盘的厚度的一半以下。 根据一个实施例，在所述半导体装置中，在所述密封体中包含多个填料粒子。 根据一个实施例，在所述半导体装置中，所述第一阶梯面与所述第一部分的所述第三面所成的角被形成为直角或者比直角小的锐角。 根据一个实施例，在所述半导体装置中，所述第一阶梯面是通过使所述第一部分与所述第二部分的边界剪切变形而形成的剪切面。 根据一个实施例，在所述半导体装置中，在所述管芯焊盘的所述第二面，将第二阶梯面设置在所述第一部分的所述第四面与所述第二部分的所述第六面之间，所述第二阶梯面以及所述第二部分的所述第三面被所述密封体覆盖。 本技术的一个技术效果在于，能够提高半导体装置的可靠性。 【专利附图】【附图说明】 图1是作为一个实施方式的半导体装置的顶面图。 图2是图1所示的半导体装置的底面图。 图3是在去掉了图1所示的密封体的状态下示出半导体装置的内部构造的透视俯视图。 图4是沿着图1的A-A线的剖面图。 图5是沿着图1的B-B线的剖面图。 图6是将图3所示的管芯焊盘放大而示出的放大俯视图。 图7是沿着图6的A-A线的放大剖面图。 图8是图3的C部的放大俯视图。 图9是沿着图8的A-A线的放大剖面图。 图10是作为针对图9的研究例的管芯焊盘的放大剖面图。 图11是示出图1?图10所示的半导体装置的组装流程的说明图。 图12是示出在图11的引线框准备工序中准备的引线框的整体构造的俯视图。 图13是图12所示的多个产品形成部中的一部分的放大俯视图。 图14是示出在图11所示的阶梯面形成工序中刚要形成阶梯面之前的状态的放大剖面图。 图15是示出对图14所示的管芯焊盘实施冲压加工而形成了阶梯面的状态的放大剖面图。 图16是沿着图13所示的引线框的引线的延伸方向的放大剖面图。 图17是沿着图13所示的引线框的悬挂引线的延伸方向的放大剖面图。 图18是示出在图13所示的管芯焊盘上隔着结合(bonding)材料搭载了半导体芯片的状态的放大俯视图。 图19是示出在图16所示的管芯焊盘上隔着结合材料搭载了半导体芯片的状态的放大剖面图。 图20是示出将图18所示的半导体芯片、和多个引线以及管芯焊盘经由导线电连接了的状态的放大俯视图。 图21是示出将图19所示的半导体芯片和多个引线经由导线电连接了的状态的放大剖面图。 图22是将图21的管芯焊盘的导线连接区域周边放大而示出的放大剖面图。 图23是示出在图20所示的引线框的产品形成部中形成了密封体的状态的放大俯视图。 图24是示出在图21所示的引线框的产品形成部中形成了密封体的状态的放大剖面图。 图25是在将图24的一部分放大了的剖面示意地示出密封用的树脂的流动的说明图。 图26是示出在从图24所示的密封体露出的多个本文档来自技高网...
【技术保护点】
一种半导体装置，其特征在于，具有：具有第一面、以及位于所述第一面的相反侧的第二面的管芯焊盘；配置于所述管芯焊盘的旁边的多个引线；具有表面、在所述表面形成的多个电极、以及位于所述表面的相反侧的背面并且搭载于所述管芯焊盘的所述第一面的芯片搭载区域上的半导体芯片；对所述半导体芯片的所述多个电极的一部分与所述多个引线进行电连接的多个第一导线；对所述半导体芯片的所述多个电极的其他部分与所述管芯焊盘进行电连接的第二导线；以及以使所述多个引线的一部分以及所述管芯焊盘的所述第二面露出的方式对所述半导体芯片、所述多个第一导线以及所述第二导线进行密封的密封体，所述管芯焊盘具备：包括所述芯片搭载区域并且具有朝向与所述第一面相同的方向的第三面、以及位于所述第三面的相反侧的第四面的第一部分；具有朝向与所述第一面相同的方向的第五面以及位于所述第五面的相反侧的第六面、并且被设置成俯视时包围所述第一部分的第二部分；以及在所述第一面被设置于所述第一部分的所述第三面与所述第二部分的所述第五面之间的第一阶梯面，所述第二导线与设置在所述第二部分的所述第五面的导线连接区域连接，所述第二部分的所述第五面配置于比所述第一部分的所述第三面更高的位置。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：清水晓人，冈田史朗，
申请(专利权)人：瑞萨电子株式会社，
类型：新型
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。