一种浅沟槽隔离结构的制造方法技术

本发明专利技术提供一种浅沟槽隔离结构的制造方法，通过在硬掩膜层的浅沟槽图案侧壁形成侧墙，扩大了浅沟槽填充的工艺窗口，保证了半导体衬底表面延伸的浅沟槽隔离结构的距离以及后续浅沟槽隔离结构的圆角工艺效果；同时利用浅沟槽隔离结构的介质密度小于侧墙的介质密度，在后续硬掩膜层去除工艺以及栅极刻蚀工艺过程中，使用侧墙很好的反向保护浅沟槽隔离结构与半导体衬底接触位置的结构，避免浅沟槽隔离结构与半导体衬底表面接触的位置出现凹坑缺陷。

【技术实现步骤摘要】
【专利摘要】本专利技术提供，通过在硬掩膜层的浅沟槽图案侧壁形成侧墙，扩大了浅沟槽填充的工艺窗口，保证了半导体衬底表面延伸的浅沟槽隔离结构的距离以及后续浅沟槽隔离结构的圆角工艺效果；同时利用浅沟槽隔离结构的介质密度小于侧墙的介质密度，在后续硬掩膜层去除工艺以及栅极刻蚀工艺过程中，使用侧墙很好的反向保护浅沟槽隔离结构与半导体衬底接触位置的结构，避免浅沟槽隔离结构与半导体衬底表面接触的位置出现凹坑缺陷。【专利说明】
本专利技术涉及半导体制造
，尤其涉及。
技术介绍
完整的电路是由分离的器件通过特定的电学通路连接起来的，在集成电路制造工艺中必须把器件隔离开，隔离不好会造成漏电、闩锁效应等。因此，隔离技术是集成电路制造中的一项关键技术。现有的隔离工艺通常包括局部硅氧化工艺(LOCOS)和浅沟槽隔离工艺(Shallow trench isolat1n, STI) 1COS工艺操作简单,其在微米及亚微米工艺中得到了广泛应用，但L0C0S工艺具有一系列缺点,例如,边氧化会形成鸟嘴(bird’ s break),使场二氧化硅侵入有源区，导致有源区有效面积减少；场注入在高温氧化过程中发生再分布，引起有源器件的窄宽度效应(narrow width effect);线宽越小,场氧越薄；表面形状不平坦。为了减小L0C0S工艺带来的这些负面效果，出现了一些改进的L0C0S工艺。然而，随着器件向深亚微米级发展，改进的L0C0S工艺仍然存在鸟嘴问题以及场氧减薄效应，因此出现了 STI工艺。STI工艺克服了 L0C0S工艺的局限性，其具有优异的隔离性能、超强的闩锁保护能力、平坦的表面形状、对沟槽没有侵蚀且与化学机械抛光(CMP)技术兼容。因此，在 0.25 μ m及以下的工艺，都使用STI隔离工艺。STI工艺的流程主要包括沟槽的刻蚀、填充和CMP平坦化。使用STI工艺的半导体器件中会遇到反窄宽度效应(inverse narrow widtheffect, INWE)，主要表现为器件的阈值电压随器件沟道宽度的减小而减小。造成I NWE的原因是尖锐的沟槽顶角使栅电场变得集中，导致沟槽边缘产生了一个跟有源器件平行的低阈值通路。随着器件尺寸的减小，INWE已经成为制约器件性能的重要因素。 现有技术中制作STI结构过程中，通常采用氮化硅作为STI沟槽刻蚀的硬质掩膜层，为了扩大STI沟槽中氧化硅填充的工艺窗口，并在随后的高温氧化过程中达到圆角(Corner rounding)的效果,一般会用湿法刻蚀对氮化娃进行回拉工艺(pull back),使得开口扩大。图1A和IB所示的制作工艺中，氮化硅的回拉程度较小，使得浅沟槽隔离结构12在经过氮化硅11剥离工艺以及后续的栅极刻蚀工艺之后，产生较大的凹坑缺陷(craterdefect) 13，这种缺陷会增加漏电，可以通过增加SiN pullback的距离来改进，请参考图2A和2B，为了减小该凹坑缺陷，加大了氮化硅的回拉程度，使得形成的浅沟槽隔离结构12在衬底10表面的延伸变长，该浅沟槽隔离结构12在经过氮化硅11剥离工艺以及后续的栅极刻蚀工艺之后，其凹坑缺陷(crater defect) 13明显变小。这种增大氮化硅回拉程度的方法，虽然可以减小凹坑缺陷(crater defect),但这样会影响到后续的一些制程,如浅沟槽隔离结构的圆角(Corner rounding)工艺等。 因此，需要一种新的浅沟槽隔离结构的制作工艺，以避免上述缺陷。
技术实现思路
本专利技术的目的在于提供，无需考虑硬质掩膜的回拉速率，即可保证与基底硅接触的硬质掩膜的回拉距离，同时能扩大工艺窗口，满足沟槽圆角效果和绝缘介质填充的工艺要求。 为解决上述问题，本专利技术提供，包括以下步骤: 在一半导体衬底上形成具有浅沟槽图案的硬掩膜层； 在所述硬掩膜层的浅沟槽图案的侧壁形成具有第一介质密度的侧墙； 以硬掩膜层和侧墙为掩膜层，刻蚀所述半导体衬底，形成浅沟槽； 在所述浅沟槽中填充具有第二介质密度的绝缘介质，所述第二介质密度不大于所述第一介质密度； 去除所述硬掩膜层，形成浅沟槽隔离结构。 进一步的，在以硬掩膜层和侧墙为掩膜层，刻蚀所述半导体衬底的步骤之前，所述方法还包括:采用氮基等离子体处理工艺处理所述侧墙，在侧墙表面形成一层氮氧化硅。 进一步的，所述硬掩膜层为氮化硅、氮氧化硅、非晶碳、氮化硼、氮化钛中的至少一种。 进一步的，所述硬掩膜层的厚度大于150 A。 进一步的，在所述浅沟槽中填充具有第二介质密度的绝缘介质的步骤之前，所述方法还包括:对所述侧墙进行回拉刻蚀以增大所述浅沟槽的开口。 进一步的，所述侧墙的宽度大于20 k0 进一步的，所述侧墙的回拉距离大于10 k。 进一步的，在所述浅沟槽中填充具有第二介质密度的绝缘介质的步骤包括: 在所述浅沟槽中形成内衬层； 在所述沟槽中填充具有第二介质密度的氧化硅； 对填充后的器件结构进行化学机械平坦化，去除硬掩膜层上方的氧化硅和内衬层，形成浅沟槽隔离结构。 进一步的，所述硬掩膜层为单层结构或者由不同材质形成的多层堆叠结构。 进一步的，所述侧墙为氧化硅单层结构，或者氮化硅和氧化硅堆叠而成的双层结构，或者氧化硅、氮化硅、氧化硅依次堆叠而成的三层结构。 与现有技术相比，本专利技术提供，通过在硬掩膜层的浅沟槽图案侧壁形成侧墙，扩大了浅沟槽填充的工艺窗口，保证了半导体衬底表面延伸的浅沟槽隔离结构的距离以及后续浅沟槽隔离结构的圆角工艺效果；同时利用浅沟槽隔离结构的介质密度小于侧墙的介质密度，在后续硬掩膜层去除工艺以及栅极刻蚀工艺过程中，使用侧墙很好的反向保护浅沟槽隔离结构与半导体衬底接触位置的结构，避免浅沟槽隔离结构与半导体衬底表面接触的位置出现凹坑缺陷。 【专利附图】【附图说明】 图1A和IB是现有技术中一种浅沟槽隔离结构制造过程中的器件剖面结构示意图； 图2A和2B是现有技术中另一种浅沟槽隔离结构制造过程中的器件剖面结构示意图； 图3为本专利技术具体实施例的浅沟槽隔离结构的制造方法流程图； 图4A至4D为本专利技术具体实施例的浅沟槽隔离结构制造方法中的器件剖面结构示意图。 【具体实施方式】 为使本专利技术的目的、特征更明显易懂，下面结合附图对本专利技术的【具体实施方式】作进一步的说明，然而，本专利技术可以用不同的形式实现，不应认为只是局限在所述的实施例。 请参考图3，本专利技术提供，包括以下步骤: SI，在一半导体衬底上形成具有浅沟槽图案的硬掩膜层； S2，在所述硬掩膜层的浅沟槽图案的侧壁形成具有第一介质密度的侧墙； S3，以硬掩膜层和侧墙为掩膜层，刻蚀所述半导体衬底，形成浅沟槽； S4，在所述浅沟槽中填充具有第二介质密度的绝缘介质，所述第二介质密度不大于所述第一介质密度； S5，去除所述硬掩膜层，形成浅沟槽隔离结构。 请参考图4A，在步骤SI中，提供一纯硅基底或者一绝缘体上硅基底做半导体衬底400，在所述半导体衬底400采用化学气相沉积工艺沉积形成硬掩膜层401，硬掩膜层401可以是单层结构，也可以是多层堆叠结构，其材质可以是氮化硅、氮氧化硅、非晶碳、氮化硼、 氮化钛等中的一种或多种。其厚度大于15() Λ。在硬掩膜层401上本文档来自技高网...

【技术保护点】
一种浅沟槽隔离结构的制造方法，其特征在于，包括以下步骤：在一半导体衬底上形成具有浅沟槽图案的硬掩膜层；在所述硬掩膜层的浅沟槽图案的侧壁形成具有第一介质密度的侧墙；以硬掩膜层和侧墙为掩膜层，刻蚀所述半导体衬底，形成浅沟槽；在所述浅沟槽中填充具有第二介质密度的绝缘介质，所述第二介质密度不大于所述第一介质密度；去除所述硬掩膜层，形成浅沟槽隔离结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：鲍宇，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31