具有环绕式接触部的纳米线结构制造技术

本发明专利技术描述了具有环绕式接触部的纳米线结构。例如，纳米线半导体器件包括设置于衬底上方的纳米线。沟道区设置于所述纳米线中。所述沟道区具有长度以及与该长度正交的周边。栅极电极堆叠体包围所述沟道区的整个周边。一对源极区和漏极区设置于所述沟道区的两侧上的纳米线中。所述源极区和漏极区中的一个具有与所述沟道区的长度正交的周边。第一接触部完全包围所述源极区的周边。第二接触部完全包围所述漏极区的周边。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】本专利技术描述了具有环绕式接触部的纳米线结构。例如，纳米线半导体器件包括设置于衬底上方的纳米线。沟道区设置于所述纳米线中。所述沟道区具有长度以及与该长度正交的周边。栅极电极堆叠体包围所述沟道区的整个周边。一对源极区和漏极区设置于所述沟道区的两侧上的纳米线中。所述源极区和漏极区中的一个具有与所述沟道区的长度正交的周边。第一接触部完全包围所述源极区的周边。第二接触部完全包围所述漏极区的周边。【专利说明】具有环绕式接触部的纳米线结构
本专利技术的实施例涉及纳米线半导体器件的领域，尤其涉及具有环绕式接触部的纳米线结构的领域。
技术介绍
在过去几十年中，集成电路中的特征的缩放已经成为不断壮大的半导体产业背后的驱动力。缩放到越来越小的特征能够在半导体芯片的有限的面积上增大功能单元的密度。例如，缩小晶体管尺寸允许在芯片上并入更大数量的存储器设备，实现具有更大的容量的产品的制造。然而，对于越来越大容量的驱动来说并不是没有问题。对每个器件的性能进行优化的必要性变得越发显著。 随着微电子器件尺寸缩放超过15纳米(nm)节点，保持迁移率提高和短沟道控制在器件制造中提供了挑战。用于制造器件的纳米线提供了改进的短沟道控制。例如，硅锗(SixGe1^x)纳米线沟道结构(其中x〈0.5)在相当大的Eg处提供了迁移率增大，其结构适合于在利用较高电压运行的许多常规的产品中使用。此外，硅锗(SixGe1J纳米线沟道(其中x>0.5)在较低Egs处提供迁移率增大(例如，适合用于移动/手持领域中的低电压产品)。 已经尝试了许多不同的技术来改进晶体管的外部电阻(Rext),所述技术包括改进的接触金属、增大的掺杂剂活性以及半导体与接触金属之间的降低的势垒。然而，仍然需要减小Rrart的领域中的显著改进。
技术实现思路
本专利技术的实施例包括具有环绕式接触部的纳米线结构。 在实施例中，纳米线半导体器件包括设置于衬底上方的纳米线。沟道区设置于纳米线中。沟道区具有长度以及与该长度正交的周边。栅极电极堆叠体包围沟道区的整个周边。一对源极区和漏极区设置于沟道区的两侧上的纳米线中。所述源极区和漏极区中的每一个具有与沟道区的长度正交的周边。第一接触部完全包围源极区的周边。第二接触部完全包围漏极区的周边。 在另一个实施例中，半导体器件包括设置于衬底上方的多条垂直堆叠的纳米线。所述纳米线中的每一条包括设置于纳米线中的分立的沟道区，该沟道区具有长度以及与该长度正交的周边。纳米线中的每一条还包括设置于沟道区的两侧上的纳米线中的一对分立的源极区和漏极区。所述源极区和漏极区中的每一个具有与沟道区的长度正交的周边。栅极电极堆叠体包围每一个沟道区的整个周边。包括了一对接触部。这对接触部中的第一接触部完全包围每一个源极区的周边，并且这对接触部中的第二接触部完全包围每一个漏极区的周边。 在另一个实施例中，制造纳米线半导体器件的方法包括在衬底上方形成纳米线。在纳米线中形成沟道区，该沟道区具有长度和以及该长度正交的周边。形成包围沟道区的整个周边的栅极电极堆叠体。在沟道区的两侧上的纳米线中形成一对源极区和漏极区，这对源极区和漏极区中的每一个具有与沟道区的长度正交的周边。形成一对接触部，这对接触部中的第一接触部完全包围源极区的周边，并且这对接触部中的第二接触部完全包围漏极区的周边。 【专利附图】【附图说明】 图1A示出根据本专利技术的实施例的基于纳米线的半导体结构的三维截面视图。 图1B示出根据本专利技术的实施例沿着a-a’轴截取的图1A的基于纳米线的半导体结构的截面源极/漏极视图。 图1C示出根据本专利技术的实施例的沿着b-b’轴截取的图1A的基于纳米线的半导体结构的截面沟道视图。 图2A示出根据本专利技术的实施例的另一基于纳米线的半导体结构的截面源极/漏极视图。 图2B示出根据本专利技术的实施例的图2A的基于纳米线的半导体结构的截面沟道视图。 图3A示出根据本专利技术的实施例的另一基于纳米线的半导体结构的截面源极/漏极视图。 图3B示出根据本专利技术的实施例的图3A的基于纳米线的半导体结构的截面沟道视图。 图4A示出根据本专利技术的实施例的另一个基于纳米线的半导体结构的截面源极/漏极视图。 图4B示出根据本专利技术的实施例的图4A的基于纳米线的半导体结构的截面沟道视图。 图4C示出根据本专利技术的实施例的图4A的叠加在沟道视图上的源极/漏极视图。 图5示出根据本专利技术的实施例的基于纳米线的半导体结构的截面间隔体视图。 图6A-6E示出根据本专利技术的实施例的表示制造纳米线半导体器件的方法中的各种操作的三维截面视图。 图7示出根据本专利技术的一种实施方式的计算装置。 【具体实施方式】 描述了具有环绕式接触部的纳米线结构。在下文的描述中，为提供对本专利技术的实施例的深入理解而阐述了大量的具体细节，例如具体的集成和材料体系。对于本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践本专利技术的实施例。在其它实例中，为了不必要地混淆本专利技术的实施例，没有具体描述诸如集成电路设计布局之类的公知的特征。此外，应该理解的是，附图中所示的各种实施例是说明性的表示，并且不必按比例绘制。 本文中描述了具有改进的(减小的)接触电阻的纳米线结构以及制造这种例如具有环绕式接触部的结构的方法。本专利技术的一个或多个实施例涉及用于改进(通过增大)纳米线器件的源极区和漏极区中的接触面积、或通过取向管理来改进源极或漏极和接触部势垒、或二者的方法。总的来说，可以通过减小接触电阻来改进器件性能，而通过增大接触面积或者减小金属与半导体之间的势垒来减小接触电阻。 在实施例中，纳米线结构设置有接触区(例如，在源极区和漏极区中)，该接触区有利地与纳米线的数量成比例。例如，在一个实施例中，基于纳米线的结构具有环绕每条线的接触区，为相同的间距提供大的接触面积。还提供了制造这种结构的方法。在一个实施例中，纳米线器件包含至具有〈111〉或〈110〉取向的半导体的接触部。由于在这种情况下减小了金属与半导体之间的势垒，所以这种器件的接触电阻可以表明显著的改进。 更具体地，一个或多个实施例包括单个或多个纳米线结构，形成该纳米线结构，从而(I)接触部环绕源极区和漏极区以使得接触面积最大化，(2)与源极区和漏极区相比，沟道中的线的几何形状是独立调整的，以使沟道与源极或漏极接触面积最优化，或(3)既实现⑴又实现⑵。 可以采用多种方法来制造包含具有〈111〉或〈110〉表面取向的源极和漏极的纳米线器件。在实施例中，这种表面取向改进了金属与半导体之间的势垒，并且可以通过例如以下方法来制造:(I)利用较大纳米线半径开始制造并且利用选择取向的蚀刻来提供〈111〉面，(2)外延沉积诸如硅或硅锗之类的半导体材料来提供〈111〉面，(3)沉积并蚀刻以提供〈111〉面，或(4)利用〈110〉晶圆表面取向开始制造，以提供由〈110〉硅制造纳米线接触部的大部分的情况。以下更详细地描述这种实施例。 总的来说，本文中描述的一种或多种方法可以用于通过减小器件的接触电阻来改进基于纳米线的器件中的驱动电流。如以下在实施例中所示出的，这可以通过增大接触面积、减小金属/半导体势垒、或通过这二者来实现。在一个实施例中，提供了器件架本文档来自技高网...

【技术保护点】
一种纳米线半导体器件，包括：设置于衬底上方的纳米线；设置于所述纳米线中的沟道区，所述沟道区具有长度以及与所述长度正交的周边；包围所述沟道区的整个周边的栅极电极堆叠体；设置于所述沟道区的两侧上的所述纳米线中的一对源极区和漏极区，所述源极区和所述漏极区中的每一个均具有与所述沟道区的所述长度正交的周边；以及一对接触部，所述一对接触部中的第一接触部完全包围所述源极区的周边，并且所述一对接触部中的第二接触部完全包围所述漏极区的周边。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：S·M·塞亚，C·E·韦伯，P·H·基斯，S·金，M·G·哈弗蒂，S·尚卡尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US