一种半导体器件(100)形成有在至少三个相继区域(104)(106)(108)和(110)上的阶梯式场板(134)，其中该阶梯式场板之下的每个区域中的总电介质厚度与前一区域相比至少厚10％。每个区域中的总电介质厚度是一致的。该阶梯式场板被形成在至少两个电介质层(116)和(122)之上，所述至少两个电介质层之中的至少总数减一数目的电介质层被图案化，以使得该阶梯式场板的一个或多个区域中的至少一部分图案化电介质层被移除。
【技术实现步骤摘要】
【专利摘要】一种半导体器件(100)形成有在至少三个相继区域(104)(106)(108)和(110)上的阶梯式场板(134)，其中该阶梯式场板之下的每个区域中的总电介质厚度与前一区域相比至少厚10％。每个区域中的总电介质厚度是一致的。该阶梯式场板被形成在至少两个电介质层(116)和(122)之上，所述至少两个电介质层之中的至少总数减一数目的电介质层被图案化，以使得该阶梯式场板的一个或多个区域中的至少一部分图案化电介质层被移除。【专利说明】
本专利技术涉及半导体器件领域。更特别地，本专利技术涉及半导体器件中的场板。
技术介绍
半导体器件如氮化镓场效应晶体管(GaN FET)可以得益于具有梯级场板(graduated field plate),使得该场板下的电介质厚度在该半导体器件的半导体衬底的一个区域上单调地变化。梯级场板可以维持该半导体衬底内的电场低于目标值。在获得期望的制造简单性以及制造成本的同时形成梯级场板可能会有问题。
技术实现思路
以下展示了简化的
技术实现思路
，以便提供对本专利技术的一个或多个方面的基本了解。该
技术实现思路
不是本专利技术的全面综述，其既不旨在确定本专利技术的关键元件或决定性元件，也不划定其范围。相反，该
技术实现思路
的主要目的是以简化形式展示本专利技术的一些概念作为以下所呈现的更加详述的说明的前序。 一种半导体器件可以被形成为具有梯级场板形式的阶梯式场板。该阶梯式场板包括至少三个相继区域，其中在该阶梯式场板之下的每个区域内的总电介质厚度比前一区域厚至少10%。每个区域内的总电介质厚度是一致的。该阶梯式场板被形成在至少两个电介质层之上，其中至少总数减一数目(all but one)的电介质层被图案化以使得图案化的电介质层的至少一部分在该阶梯式场板的一个或多个区域内被移除。 【专利附图】【附图说明】 图1A至图1D为包括阶梯式场板的一个半导体器件的剖面图，这些图描绘了相继的多个制造阶段。 图2A至图2D为包括阶梯式场板的另一个半导体器件的剖面图，这些图描绘了相继的多个制造阶段。 图3为具有阶梯式场板的进一步的半导体器件的剖视图。 【具体实施方式】 以下共同待决的专利申请与本申请相关，并通过引用并入本文: 美国专利申请12/xxx, XXX (与本申请同时申请，标题为“AVALANCHE ENERGYHANDLING CAPABLE II1-NITRIDE TRANSISTORS” 的 T1-7I206)； 美国专利申请12/xxx，XXX(与本申请同时申请，标题为“II1-NITRIDEENHANCEMENT MODE TRANSISTORS WITH TUNABLE AND HIGH GATE-SOURCE VOLTAGE RATING”的 T1-71208)； 美国专利申请12/xxx, xxx(与本申请同时申请，标题为“II1-NITRIDE TRANSISTORLAYOUT” 的 T1-7I209)； 美国专利申请12/xxx，XXX (与本申请同时申请，标题为“ LAYER TRANSFER OFSI1000N TO II1-NITRIDE MATERIAL FOR HETEROGENOUS INTEGRAT1N” 的 T1-71492)； 美国专利申请12/xxx, xxx(与本申请同时申请，标题为“RESURF II1-NITRIDEHEMTS” 的 T1-72417)； 美国专利申请12/xxx, XXX (与本申请同时申请，标题为“GaN DIELECTRICRELIABILITY ENHANCEMENT” 的 T1-72605)。 通过参照附图描述本专利技术。这些附图并不是按比例绘制的并且提供它们仅用于图示说明本专利技术。以下参考用于图示说明的多个示例性应用来描述本专利技术的几个方面。应当理解的是，阐述了许多具体细节、关系和方法以提供对本专利技术的理解。然而，本领域技术人员将很容易地认识到，可以不用这些具体细节之中的一个或更多个或者用其它方法来实践本专利技术。在其它实例中，没有详细地示出众所周知的结构或操作以避免模糊本专利技术。本专利技术并不限于图示的行为或事件的顺序，因为一些行为能够与其它行为或事件以不同的顺序发生和/或同时发生。此外，并不需要所有图示的行为或事件来实现根据本专利技术的方法。 半导体器件可以被形成为具有梯级场板形式的阶梯式场板。该阶梯式场板包括至少三个相继区域，其中在该阶梯式场板之下的每个区域中的总电介质厚度与前一区域相比厚至少10%。每个区域中的总电介质厚度是一致的。该阶梯式场板被形成在至少两个电介质层之上，其中至少总数减一数目的电介质层被图案化以使得图案化的电介质层的至少一部分在该阶梯式场板的一个或多个区域内被移除。 出于说明的目的，术语“ΙΙΙ-Ν”应当理解为是指半导体材料，其中III族元素(即铝、镓和铟，还可能是硼)提供半导体材料中的一部分原子并且氮原子提供该半导体材料中剩余的原子。II1-N半导体材料的示例为氮化镓、氮化硼镓、氮化铝镓、氮化铟以及氮化铟铝镓。描述II1-N半导体材料的元素组成的术语并不暗示这些元素的特定化学计量。 图1A至图1D为包括阶梯式场板的半导体器件的剖面图，这些图描绘了相继的多个制造阶段。参考图1Α，半导体器件100被形成在半导体衬底102上。半导体衬底102可以包括例如单晶硅、氮化镓或其它II1-N半导体材料、碳化硅或砷化镓。半导体器件100可以是例如金属半导体场效应晶体管(MESFET)、金属绝缘体场效应晶体管(MISFET)、金属氧化物场效应晶体管(MOSFET)或者氮化镓场效应晶体管(GaN FET)。 电介质层例如栅极电介质层可以被形成在半导体衬底102的顶表面处。半导体器件100包括栅极区域104、接近该栅极区域104的第一场板区域106、邻近该第一场板区域106的第二场板区域108以及邻近该第二场板区域108的第三场板区域110。半导体器件100进一步包括接近栅极区域104与第一场板区域106相反的源极区域112以及接近第三场板区域I1与该源极区域112相反的漏极区域114。 第一电介质层116被形成在半导体衬底102之上并且被图案化以使得该第一电介质层116的至少一部分在栅极区域104和第二场板区域108内被移除。在第一场板区域106内第一电介质层116的厚度是一致的；类似地，在第二场板区域108内第一电介质层116的厚度是一致的，并且在第三场板区域110内第一电介质层116的厚度是一致的。第一电介质层116可以包括例如一层或多层二氧化硅、氮化硅、氧氮化硅、氧化铝、或其它电介质材料。例如可以使用化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、低压化学气相沉积(LPCVD)工艺、常压化学气相沉积(APCVD)工艺、高密度等离子体(HDP)工艺、基于臭氧的热化学气相沉积(CVD)工艺(也被称为高纵横比工艺(HARP))或其它合适的电介质层形成工艺来形成第一电介质层116。第一电介质层116的厚度可以是例如10纳米到1000纳米。 参考图1B，栅极118被形成在栅极区域104内的半导体衬底102之上。在该实例中，栅极118包括跨过第一场板区域106本文档来自技高网...
【技术保护点】
一种半导体器件，其包括：半导体衬底；限定在所述衬底之上的第一场板区域，限定在所述衬底之上的邻近所述第一场板区域的第二场板区域，以及限定在所述半导体衬底之上的邻近所述第二场板区域的第三场板区域；设置在所述半导体衬底之上的第一电介质层，其中所述第一电介质层的至少一部分在所述第一场板区域、所述第二场板区域以及所述第三场板区域之中的至少一个内是缺失的；设置在所述第一电介质层和所述半导体衬底之上的第二电介质层；以及在所述第一场板区域、所述第二场板区域以及所述第三场板区域内设置在所述第一电介质层和所述第二电介质层之上的阶梯式场板，其中：在所述第一场板区域内所述阶梯式场板与所述半导体衬底之间的单位面积电容比在所述第二场板区域内所述阶梯式场板与所述半导体衬底之间的单位面积电容大至少10％；并且在所述第二场板区域内所述阶梯式场板与所述半导体衬底之间的单位面积电容比在所述第三场板区域内所述阶梯式场板与所述半导体衬底之间的单位面积电容大至少10％。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：S·彭哈卡，N·特珀尔内尼，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。