制造双极晶体管的方法、双极晶体管和集成电路技术

公开了一种制造双极晶体管的方法，所述方法包括：提供包括集电极区(11)的半导体衬底(10)；在半导体衬底上形成基极层(30)；在基极层的限定了发射极区的部分上形成刻蚀保护层(32，34)；在刻蚀保护层和基极层上形成基极接触层(35)；在基极层上形成电绝缘层(60)；在电绝缘层形成之后形成的结构中刻蚀开口(70)，所述开口包括使刻蚀保护层的至少一部分外露的发射极窗口部分(72)以及与发射极窗口部分相邻的延伸通过基极层、基极接触层并且进入集电极区的场板沟槽部分(74)；利用电绝缘材料(52，54)对所述开口加衬里；使所述发射极区外露；以及用导电材料填充所述加衬里的开口。还公开了一种根据这种方法制造的双极晶体管以及一种包括这种双极晶体管的IC。

【技术实现步骤摘要】
制造双极晶体管的方法、双极晶体管和集成电路
本专利技术涉及一种制造双极晶体管的方法，所述双极晶体管具有场板，用于在耗尽区中产生RESURF效应。本专利技术还涉及一种具有这种场板的双极晶体管。本专利技术还涉及一种包括这种双极晶体管的集成电路(IC)。
技术介绍
目前，许多电子设备合并了在射频操作的功能，例如移动通信设备。以节约成本方式实现这种功能性很重要。众所周知的是双极晶体管特别适用于在射频(RF)域中处理信号。然而，基于硅双极晶体管技术制造集成电路(IC)比例如互补金属氧化物半导体(CMOS)IC更加昂贵，并且在CMOS技术中更加易于实现器件特征尺寸的缩小。CMOS技术节约成本的特点已经导致了CMOS技术作为制造多种半导体部件(包括IC)的主流技术选择。已经努力在CMOS工艺流程中生产双极晶体管，从而提供混合技术IC，在混合技术IC中双极晶体管可以用于处理RF信号。这种工艺流程有时称作BiCMOS技术。在EP2466628A1中提供了在BiCMOS制造工艺中制造异质结双极晶体管(HBT)的方法示例，其中异质结双极晶体管具有SiGe基极(SiGeHBT)。晶体管经受众所周知的约翰逊限制。对于双极晶体管，这种限制等同于峰值电流增益截止频率fT和集电极-发射极击穿电压BVCEO的乘积，所述峰值电流增益截止频率fT是晶体管的高频品质因子。换句话说，提供一种可以处理高操作频率和高电压的双极晶体管很重要。典型地通过控制集电极中的掺杂量来获得这些特征。一方面，高集电极掺杂级别增加了fT，因为高集电极掺杂级别推迟(postpone)了克尔(Kirk)效应；但是另一方面降低了BVCEO，因为高集电极掺杂级别增加了局部电场并因此而增加了雪崩倍增。双极晶体管的高频品质因子fT、集电极-发射极击穿电压BVCEO和集电极-基极结击穿电压BVCBO都依赖于集电极掺杂Nc。fT曲线的最大值由克尔效应的起点确定，在集电极电流密度Jk下发生所述克尔效应。这在图1中示出，其描述了掺杂浓度Nc越高，Jk和fT的峰值越高。BVCEO是由雪崩产生的空穴电流达到足以保持发射极-基极结正向偏置时的电压，使得在不存在外部基极电流的情况下仍然保持晶体管电流。因此，当雪崩降低时，BVCEO增加。雪崩效应是由于耗尽区中的高电场引起的电子的加速而导致的。众所周知的是最大电场点周围的小区域对于雪崩电流提供最大的贡献。其上可以分布电荷的耗尽区的深度与集电极中的掺杂级别反相关。如图2所示，在集电极区11中具有相对较低掺杂级别的双极晶体管中，高掺杂集电极区20引起在集电极区11和基极区30之间的界面处形成相对较大的耗尽区15，而在集电极区11’中具有相对较高掺杂级别的双极晶体管引起在集电极区11’和基极区30之间的界面处形成相对受限的耗尽区15’。因此，在高掺杂级别下，耗尽区15’缩小(condense)，增加了最大电池，并且因此增加了雪崩电流，从而降低了BVCEO。类似地，BVCEO随着1/Nc缩放，因此在低集电极掺杂下较高。增加乘积fT*BVCEO(从而克服约翰逊限制)的一种方式是沿集电极应用场板以降低电场，因此将雪崩现象的发作推迟到较高的电压。这已知为是减小表面场(RESURF)效应，并且在图3中示意性地描述。通过向场板或栅极50施加合适的电势，RESURF效应将基极区30和集电极区11之间界面处的耗尽区15扩展到高掺杂集电极区20。RaymondJ.E.Hueting等人在IEEETransactionsonElectronDevices,51(7)卷，2004，1108-1113页的“ANewTrenchbipolartransistorforRFApplications”中公开了垂直沟槽SiGeHBT的理论模型，所述HBT具有与发射极相连的沟槽场板、以及在集电极漂移区域中线性分级的掺杂分布，所述掺杂分布说明了在高电压下改进的雪崩特性。场板与SiGe基极和集电极通过135nm厚的氧化物层电学隔离。这篇文章在图6中还示出了场板与发射极而不是与基极的电连接得到了HBT的峰值截止频率fT的进一步改进。然而，以节约成本的方式制造这种装置很重要，尤其是在BiCMOS工艺中。
技术实现思路
本专利技术试图提供一种制造具有场板的双极晶体管的方法。本专利技术还试图提供一种具有这种场板的双极晶体管。根据本专利技术的一个方面，提出了一种双极晶体管，包括通过基极区与衬底中的集电极区垂直分离的发射极区，所述双极晶体管还包括与发射极区电连接的场板，所述场板从发射极区沿基极区延伸到集电极区中，所述场板通过隔离物与基极区和集电极区横向地电绝缘，所述隔离物包括电隔离材料，所述电隔离材料包括氮化硅层，并且所述场板通过包括另外的电隔离材料的层在内的部分与衬底垂直地电隔离。这种双极晶体管可以按照节约成本的方式制造，并且受益于基极区中掺杂分布的改进保护，因为隔离物中的氮化硅防止掺杂分布从基极区的过度向外扩散，如下文中更加详细地解释的。这在基极区包括具有硼掺杂的硅锗层的情况下特别相关，因为硼杂质具有相对较高的迁移率。在该实施例中，隔离物中的氮化硅层优选地具有至少10nm的厚度，因为这在如前所述的制造期间有效地保护基极免受过度的硼扩散。在实施例中，电隔离材料是氮化硅，另外的电隔离材料是氧化硅。在实施例中，隔离物包括基极区和集电极区上面的氧化硅层以及氧化硅层上面的氮化硅层。氧化硅部分可以具有至少20nm的厚度，以确保氧化硅部分可以承受发射极和集电极之间10V的电势差。在实施例中，衬底还包括掩埋集电极，使得集电极区位于基极区和掩埋集电极之间，其中掩埋集电极比集电极区具有更高的掺杂级别。在实施例中，场板是延伸到掩埋集电极中的垂直场板。在替代实施例中，场板是横向或水平场板，其中场板的横向尺寸超过场板的垂直尺寸。本专利技术的双极晶体管可以有利地集成到集成电路(IC)中，例如按照CMOS技术制造的IC。这种IC具有用于高频(例如RF)应用领域和高电压应用领域(例如功率放大器或RF功率放大器)的改进适应性。根据本专利技术的另一个方面，提出了一种制造双极晶体管的方法，所述方法包括：提供包括集电极区的半导体衬底；在半导体衬底上形成基极区；在基极区的限定了发射极区的部分上形成刻蚀保护层；在刻蚀保护层和第一基极区上形成基极接触层；在基极区上形成电绝缘层；在电绝缘层形成之后形成的结构中刻蚀开口，所述开口包括使刻蚀保护层的至少一部分外露的发射极窗口部分以及与发射极窗口部分相邻的延伸通过基极区、基极接触层并且进入到集电极区中的场板沟槽部分；利用电绝缘材料对所述开口加衬里；以及用导电材料填充所述加衬里的开口。本专利技术的方法使能了形成与发射极电连接并且与发射极相邻的场板，而不需要附加的掩模，因为在单独的刻蚀步骤中将发射极窗口和场板沟槽开口。没有附加掩模使得可以非常靠近基极-集电极结(即，非常靠近最高电场的区域，在这种情况下场板是最有效率的)对的场板进行构图。优选地，衬底是硅衬底。在实施例中，衬底还可以包括掩埋集电极，使得集电极区位于基极区和掩埋集电极之间，其中掩埋集电极比集电极区具有更高的掺杂级别；并且其中场板具有垂直形状，其中场板沟槽部分延伸进入到掩埋集电极中。替代地，场板可以具有水平形状，其中场板的横向尺寸超过场板的垂直尺寸。垂直形状优选用于避免本文档来自技高网...

【技术保护点】
一种双极晶体管，包括通过基极区(30)与衬底中的集电极区(11)垂直分离的发射极区(40)，所述双极晶体管还包括与发射极区电连接的场板(50)，所述场板(50)从发射极区沿基极区延伸到集电极区中，所述场板(50)通过隔离物(52，54)与基极区和集电极区横向地电绝缘，所述隔离物(52，54)包括电隔离材料，所述电隔离材料包括氮化硅层，并且所述场板(50)通过另外的电隔离材料(56)与衬底垂直地电隔离。

【技术特征摘要】
2013.05.01 EP 13166124.11.一种制造双极晶体管的方法，所述方法包括：提供包括集电极区(11)的半导体衬底(10)；在半导体衬底上形成基极区(30)；在基极层的限定了发射极区的部分上形成刻蚀保护层(32，34)；在刻蚀保护层和基极层上形成基极接触层(35)；在基极层上形成电绝缘层(60)；在电绝缘层形成之后形成的结构中刻蚀开口(70)，所述开口包括使刻蚀保护层的至少一部分外露的发射极窗口部分(72)以及与发射极窗口部分相邻的延伸通过基极层、基极接触层和衬底一部分的场板沟槽部分(74)；利用电绝缘材料对所述开口加衬里；使所述发射极区外露；以及用导电材料填充所述加衬里的开口。2.根据权利要求1所述的方法，其中所述衬底(10)还包括高掺杂集电极区(20)，使得集电极区(11)位于基极区(30)和所述高掺杂集电极区之间，其中所述高掺杂集电极区...

【专利技术属性】
技术研发人员：埃弗利娜·格里德莱特，约翰尼斯·唐克斯，皮特鲁斯·马尼，菲特·丁，托尼·范胡克，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：荷兰;NL