闪存器件及其中闪存单元块的擦除方法技术

本申请涉及闪存器件及其中闪存单元块的擦除方法。闪存器件包括具有多个块的存储器单元阵列。地址寄存器部被配置为接收要擦除的多个块中的要擦除的第一块的起始块地址和要擦除的最后块的最后块地址。控制逻辑电路被配置为输出擦除命令信号和与要擦除的块之一对应的擦除块地址。块地址比较部被配置为比较控制逻辑电路输出的擦除块地址与最后块地址，如果擦除块地址和最后块地址不同，则向控制逻辑电路输出擦除进展信号。控制逻辑电路在接收到擦除进展信号时输出要擦除的另一块的擦除块地址，直到要擦除的最后块已经或正在被擦除。地址寄存器部包括配置为存储起始块地址的第一地址寄存器和配置为存储最后块地址的第二地址寄存器。

【技术实现步骤摘要】
【专利摘要】本申请涉及。闪存器件包括具有多个块的存储器单元阵列。地址寄存器部被配置为接收要擦除的多个块中的要擦除的第一块的起始块地址和要擦除的最后块的最后块地址。控制逻辑电路被配置为输出擦除命令信号和与要擦除的块之一对应的擦除块地址。块地址比较部被配置为比较控制逻辑电路输出的擦除块地址与最后块地址，如果擦除块地址和最后块地址不同，则向控制逻辑电路输出擦除进展信号。控制逻辑电路在接收到擦除进展信号时输出要擦除的另一块的擦除块地址，直到要擦除的最后块已经或正在被擦除。地址寄存器部包括配置为存储起始块地址的第一地址寄存器和配置为存储最后块地址的第二地址寄存器。【专利说明】 本申请为于2006年12月31日提交、申请号为200610156446. 9、专利技术名称为"闪 存器件及其中闪存单元块的擦除方法"的中国专利申请的分案申请，其全部内容通过引用 合并于本申请中。 相关申请的交叉引用 本专利技术要求2006年9月29日提交的韩国专利申请第2006-96184号的优先权，其 全部内容通过引用结合于此。
本专利技术涉及闪存器件和提高擦除操作速度的方法。
技术介绍
即使当不供电时，闪存器件也保持其中存储的数据，S卩，闪存器件是一种非易失性 的存储器件。根据其中所包括的存储器单元的模式，该闪存器件分为N0R闪存器件和NAND 闪存器件。闪存器件的操作分为编程操作、擦除操作和读操作。 NAND闪存器件中的存储器单元阵列包括多个块，且每个块具有连接到多个位线的 串。此处，所述串包括连接到所述位线的漏选择晶体管、多个存储器单元和连接到公共源线 的源选择晶体管。由于NAND闪存器件中的此单元阵列是公知的，将省略有关所述单元阵列 的进一步说明。 NAND闪存器件的擦除操作以块为单位来执行。即，一块中所包括的所有闪存单元 在一次擦除操作中被擦除。当需要擦除几个块时，输入要擦除的第一块的地址，然后第一块 被擦除。第一块被擦除后，输入紧接着第一块的第二块的地址，于是第二块可被擦除。 简言之，根据传统的擦除技术，为了擦除特定块，总是需要输入对应于该块的地 址。换言之，当擦除N(大于2的整数）个块时，需要输入所有N个地址。
技术实现思路
本专利技术的特征在于提供一种闪存器件和一种擦除存储器单元块的方法，其中通过 存储起始块和最后块的地址，逐次擦除所述块，然后当所述最后块被擦除时完成整个擦除 操作，从而提高了擦除操作的速度。 根据本专利技术一个实施例的闪存器件包括存储器单元阵列、地址寄存器部、控制逻 辑电路、高电压发生器、块选择部、擦除块地址存储部和块地址比较部。所述存储器单元阵 列具有多个块。所述地址寄存器部存储与要擦除的第一块对应的起始块地址以及与要擦除 的最后块对应的最后块地址。所述控制逻辑电路输出擦除命令信号和擦除块地址。所述高 电压发生器根据所述擦除命令信号输出擦除操作所需的擦除电压。所述块选择部根据所述 擦除块地址将所述擦除电压发送到对应的块。所述擦除块地址存储部存储从所述控制逻辑 电路输出的擦除块地址。所述块地址比较部比较所述最后块地址和所述擦除块地址，如果 所述最后块地址和所述擦除块地址不同，则向所述控制逻辑电路输出擦除进展信号。所述 控制逻辑电路在接收到所述擦除进展信号时增加所述擦除块地址，直到所述擦除块地址等 于所述最后块地址。对应于从所述控制逻辑电路输出的所述擦除块地址的所有块被逐次擦 除。所述地址寄存器部包括：配置为存储所述起始块地址的第一地址寄存器；以及配置为 存储所述最后块地址的第二地址寄存器。 根据本专利技术一个实施例的擦除闪存器件中的块的方法包括：存储与要擦除的第 一块的地址对应的起始块地址；存储与要擦除的最后块的地址对应的最后块地址；以及对 从由所述起始块地址所选择的块到由所述最后块地址所选择的块执行擦除操作。 在一个实施例中，闪存器件包括具有多个块的存储器单元阵列。地址寄存器部被 配置为接收要擦除的多个块中的要擦除的第一块的起始块地址以及要擦除的多个块中的 要擦除的最后块的最后块地址。控制逻辑电路被配置为输出擦除命令信号和与要擦除的所 述块之一对应的擦除块地址。块地址比较部被配置为比较由所述控制逻辑电路输出的擦除 块地址与所述最后块地址，如果所述擦除块地址与所述最后块地址不同，则向所述控制逻 辑电路输出擦除进展信号。所述控制逻辑电路在接收到所述擦除进展信号时输出要擦除的 另一块的擦除块地址，直到要擦除的所述最后块已经或正在被擦除。对应于从所述控制逻 辑电路输出的所述擦除块地址的所有块被逐次擦除。所述地址寄存器部包括：配置为存储 所述起始块地址的第一地址寄存器；以及配置为存储所述最后块地址的第二地址寄存器。 在一个实施例中，所述存储器件还包括：擦除块地址存储部，其被配置为接收由所 述控制逻辑电路输出的擦除块地址，并向所述块地址比较部输出所述擦除块地址。高电压 发生器被配置为根据所述控制逻辑电路输出的擦除命令信号输出擦除操作所需的擦除电 压。块选择部被配置为将所述擦除电压发送到对应于所述擦除块地址的块。 在一个实施例中，所述地址寄存器部包括配置为存储所述起始块地址的第一地址 寄存器和配置为存储所述最后块地址的第二地址寄存器。所述地址寄存器部和所述块地址 比较部共享所述第二地址寄存器。 在另一实施例中，一种擦除闪存器件中的块的方法包括：在第一地址寄存器中存 储与要擦除的多个块中的要擦除的第一块的地址对应的起始块地址。在第二地址寄存器中 存储与要擦除的多个块中的要擦除的最后块的地址对应的最后块地址。从所述第一块开始 执行擦除操作，直到所述最后块被擦除。确定最近正在擦除或已被擦除的块是否对应于所 述多个块中的要擦除的所述最后块。如果最近正在擦除或已被擦除的块不对应于所述最后 块，则生成擦除进展信号以增加最近正在擦除或已被擦除的块的地址或从要擦除的多个块 中选择另一块地址。如果最近正在擦除或已被擦除的块对应于所述最后块，则停止所述擦 除操作。所述第一块、与所述起始块地址和所述最后块地址之间的块地址对应的块以及所 述最后块被逐次擦除。 执行所述擦除操作的步骤包括：擦除由所述起始块地址所选择的块，以及从要擦 除的所述多个块中选择另一块地址，其中重复以上擦除和选择步骤，直到最后块被擦除。 【专利附图】【附图说明】 图1所示为根据本专利技术的一个实施例的闪存器件的电路图；以及 图2所示为根据本专利技术的一个实施例的擦除闪存器件中的块的方法的流程图。 【具体实施方式】 图1所示为根据本专利技术的一个实施例的闪存器件的电路图。本实施例的闪存器 件包括存储器单元阵列110、控制逻辑电路130、高电压发生器140、X-解码器150、切换部 160、页缓冲器170、Y-解码器180、数据输入/输出缓冲器190、地址寄存器部200、擦除块 地址存储部210和块地址比较部220。此处，X-解码器150和切换部160形成块选择部。 存储器单元阵列110包括具有多个存储器单元（未示出）的存储器单元块MB1到 MBK，其中K是整数。 控制逻辑电路130响应于外部控制信号/WE、/RE、ALE、CLE来接收命令信号CMD 或地址信号ADD，并响应于命令信号CMD来本文档来自技高网...

【技术保护点】
一种闪存器件，其包括：具有多个块的存储器单元阵列；地址寄存器部，其被配置为存储要擦除的多个块中的要擦除的第一块的起始块地址和要擦除的所述多个块中的要擦除的最后块的最后块地址；控制逻辑电路，其被配置成输出擦除命令信号和擦除块地址；高电压发生器，其被配置为根据所述擦除命令信号来输出擦除操作所需的擦除电压；块选择部，其被配置为将所述擦除电压发送到对应于所述擦除块地址的块；擦除块地址存储部，其被配置为存储从所述控制逻辑电路输出的擦除块地址；块地址比较部，其被配置为比较所述最后块地址与所述擦除块地址，如果所述最后块地址和所述擦除块地址不同，则向所述控制逻辑电路输出擦除进展信号，其中所述控制逻辑电路在接收到所述擦除进展信号时增加所述擦除块地址，直到所述擦除块地址等于所述最后块地址，其中对应于从所述控制逻辑电路输出的所述擦除块地址的所有块被逐次擦除，并且其中所述地址寄存器部包括：配置为存储所述起始块地址的第一地址寄存器；以及配置为存储所述最后块地址的第二地址寄存器。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：丁民中，郑丙官，姜泰圭，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：韩国;KR