一种仪表测试箱制造技术

本实用新型专利技术涉及测试技术领域，具体地说是一种仪表测试箱。一种仪表测试箱，包括测试模块，其特征在于：所述的测试模块包括ARM处理器、方波发生器、电流或电压信号发生器、测试选择模块及信号组合器。同现有技术相比，使用ARM-CortexA8比较高端的处理器，以及先进的彩色大屏，拥有800*600分分辨率，并且为10.4寸，以及触摸屏操控；测试信号包含电流、电压、电流频率、电压频率、里程脉冲、照明输入等，RS485输出信号涵盖机车绝大部分仪表的信号输入，体积小，方便携带。

【技术实现步骤摘要】

 本技术涉及测试
，具体地说是一种仪表测试箱。
技术介绍
传统对于机车类仪表的测试一般选用简单的单片机加外围电路，简单的输入及输出设备，这样导致输入及输出信号的情况不清楚，并且一般的机车类仪表的测试箱由于是将所需要的测试部件进行整合，体积非常庞大，不容易携带，造成利用上的局限性。
技术实现思路
本技术为克服现有技术的不足，使用ARM-CortexA8比较高端的处理器，以及先进的彩色大屏，拥有800*600分分辨率，并且为10.4寸，以及触摸屏操控；测试信号包含电流、电压、电流频率、电压频率、里程脉冲、照明输入等，RS485输出信号涵盖机车绝大部分仪表的信号输入，体积小，方便携带。为实现上述目的，设计一种仪表测试箱，包括测试模块，其特征在于：所述的测试模块包括ARM处理器、方波发生器、电流或电压信号发生器、测试选择模块及信号组合器，ARM处理器设有若干输出端口，测试选择模块及信号组合器设有若干输入端口，ARM处理器的五个输出端分别通过背包板连接器连接测试选择模块、方波发生器、电流或电压信号发生器、另一电流或电压信号发生器及信号组合器的输入端，方波发生器的输出端连接测试选择模块的一个输入端，电流或电压信号发生器的一个输出端连接测试选择模块的另一个输入端，电流或电压信号发生器的另一个输出端连接信号组合器的另一个输入端，另一电流或电压信号发生器的输出端连接信号组合器的第三个输入端。所述的方波发生器包括方波芯片、PWM选择端口、整形芯片、晶振、电容、电阻、电感，方波芯片的D0至D7端分别与ARM处理器的GPIO1-0至GPIO1-7端连接；ARM处理器的F-RST端连接电阻九十一的一端，电阻九十一的另一端连接方波芯片的RESET端；3.3伏电压端连接电容九十一的一端，电容九十一的另一端分两路分别连接电阻七的一端及方波芯片的RESET端，电阻七的另一端接地；晶振一的电源端分两路分别连接3.3伏电压及电容二十的一端，电容二十的另一端分两路分别连接晶振一的接地端及接地；晶振一的Fout端连接方波芯片的CLKIN端；方波芯片的Rset端连接电阻十的一端，电阻十的另一端、方波芯片的DGND5端、DGND24端、AGND10端及AGND19端接地；方波芯片的W-CLK端及FQ-UD端分别连接ARM处理器的F-WCLK端及F-FQUD端；方波芯片的DVDD6端、DVDD23端、AVDD11端及AVDD18端连接3.3伏电压；方波芯片的QOUT端连接PWM选择端口的一个端口，PWM选择端口的另一个端口连接整形芯片的A端，整形芯片的Nc端及接地端连接电容十一的一端，电容十一的另一端及整形芯片的电源端连接3.3伏电压；PWM选择端口的NC端连接ARM处理器的ehrpwm2A端；方波芯片的IOUT端连接电阻十二、电阻十三、电感一、电容十六及电容十八的一端，电阻十三及电容十八的另一端分别连接电容十九的一端及接地，电容十九、电容十六及电感一的另一端连接电感二及电容十七的一端，电感二、电容十七的另一端及电阻十五、电容二十二的一端连接方波芯片的VINP端，电阻十五、电容二十二的另一端接地；方波芯片的IOUTB端连接电阻十一及电阻十四的一端，电阻十一的另一端分别连接电阻十二的另一端、电容二十一的一端及方波芯片的VINN端，电容二十一的另一端接地；电阻十四的另一端接地。所述的电流或电压信号发生器包括信号发生器芯片一、电容、电阻，信号发生器芯片一的VLL端连接电容二十三的一端，电容二十三的另一端、信号发生器芯片一的CLEAR端、信号发生器芯片一的接地端接地；ARM处理器的GPIO2-3端分别连接电阻十九的一端、信号发生器芯片一的RANGE select1端及RANGE select2端，ARM处理器的SPI1- CS1端分别连接电阻十八的一端及信号发生器芯片一的LATCH端；ARM处理器的SPI1-SCLK端分别连接电阻十七的一端及信号发生器芯片一的CLOCK端；ARM处理器的SPI1-D0端分别连接电阻十六的一端及信号发生器芯片一的DATA in端，电阻十六（R16）、电阻十七、电阻十八及电阻十九的另一端连接3.3伏电压；信号发生器芯片一的Vcc端分别连接26伏直流电源、电容二十四、电容二十八的一端及电容二十五的正极，电容二十五的负极接地；电容二十四的另一端连接信号发生器芯片一的CAP2端；电容二十八的另一端连接信号发生器芯片一的CAP1端；信号发生器芯片一的Vout端连接电阻二十的一端，电阻二十的另一端接地；信号发生器芯片一的REF in端连接信号发生器芯片一的REF out端；所述的电容二十五为有极性电容。所述的另一电流或电压信号发生器包括信号发生器芯片二、电容、放大器、电阻，信号发生器芯片二的VLL端连接电容三十三的一端，电容三十三的另一端、信号发生器芯片二的CLEAR端及信号发生器芯片二的接地端接地；信号发生器芯片二的RANGE select1端及RANGE select2端连接电阻二十二的一端及ARM处理器的GPIO1-28端，信号发生器芯片二的LATCH端分别连接电阻二十三的一端及ARM处理器的SPI1-CS0端，电阻二十二及电阻二十三的另一端连接3.3伏电压；ARM处理器的SPI1-SCLK端连接信号发生器芯片二的CLOCK端，ARM处理器的SPI1-D0端连接信号发生器芯片二的DATA in端；信号发生器芯片二的Vcc端分别连接电容三十五、电容三十七的一端、电容三十八的正极及26伏直流电源，电容三十八的负极接地；电容三十五、电容三十七的另一端分别连接信号发生器芯片二的CAP2端及CAP1端；信号发生器芯片二的Vout端分别连接电阻八十二的一端及放大器一的反向输入端，电阻八十二的另一端接地，放大器一的正向输入端分别连接电阻三十及电阻三十一的一端，电阻三十的另一端接地，电阻三十一的另一端及放大器一的输出端连接放大器二的正向输入端，放大器二的反向输入端及放大器二的输出端连接电阻二十九的一端；放大器二的正电源连接26伏直流电源，放大器二的负电源连接-3.3伏电压；信号发生器芯片二的REF in端连接信号发生器芯片二的REF out端；所述的电容三十八为有极性电容。所述的信号组合器包括信号组合器芯片、电阻、放大器，信号组合器芯片的Vdd端连接5伏电压，信号组合器芯片的AD0端连接电阻四的一端，信号组合器芯片的SCL端分别连接电阻二的一端及ARM处理器的12C0-SCL端，信号组合器芯片的SDA端分别连接电阻三的一端及ARM处理器的12C0-SDA端，电阻二、电阻三及电阻四的另一端连接3.3伏电压；信号组合器芯片的B端及接地端接地；信号组合器芯片的A端及W端连接电阻八的一端及放大器三的反向输入端，电阻八的另一端及放大器三的输出端连接电阻一的一端，电阻一的另一端分别连接电阻五的一端及放大器四的正向输入端，放大器四的反向输入端分别连接电阻六及电阻九的一端，电阻九的另一端接地。所述的测试选择模块包括选择模块芯片、电阻、三极管，ARM处理器的GPI02-4端连接电阻二十四的一端，电阻二十四的另一端分别连接电阻二十五的一端及三极管一的基极本文档来自技高网...

【技术保护点】
一种仪表测试箱，包括测试模块，其特征在于：所述的测试模块包括ARM处理器、方波发生器、电流或电压信号发生器、测试选择模块及信号组合器，ARM处理器设有若干输出端口，测试选择模块及信号组合器设有若干输入端口，ARM处理器的五个输出端分别通过背包板连接器连接测试选择模块、方波发生器、电流或电压信号发生器、另一电流或电压信号发生器及信号组合器的输入端，方波发生器的输出端连接测试选择模块的一个输入端，电流或电压信号发生器的一个输出端连接测试选择模块的另一个输入端，电流或电压信号发生器的另一个输出端连接信号组合器的另一个输入端，另一电流或电压信号发生器的输出端连接信号组合器的第三个输入端。

【技术特征摘要】
1.一种仪表测试箱，包括测试模块，其特征在于：所述的测试模块包括ARM处理器、方波发生器、电流或电压信号发生器、测试选择模块及信号组合器，ARM处理器设有若干输出端口，测试选择模块及信号组合器设有若干输入端口，ARM处理器的五个输出端分别通过背包板连接器连接测试选择模块、方波发生器、电流或电压信号发生器、另一电流或电压信号发生器及信号组合器的输入端，方波发生器的输出端连接测试选择模块的一个输入端，电流或电压信号发生器的一个输出端连接测试选择模块的另一个输入端，电流或电压信号发生器的另一个输出端连接信号组合器的另一个输入端，另一电流或电压信号发生器的输出端连接信号组合器的第三个输入端。
2.根据权利要求1所述的一种仪表测试箱，其特征在于：所述的方波发生器包括方波芯片、PWM选择端口、整形芯片、晶振、电容、电阻、电感，方波芯片（U1）的D0至D7端分别与ARM处理器的GPIO1-0至GPIO1-7端连接；ARM处理器的F-RST端连接电阻九十一（R91）的一端，电阻九十一（R91）的另一端连接方波芯片（U1）的RESET端；3.3伏电压端连接电容九十一（C91）的一端，电容九十一（C91）的另一端分两路分别连接电阻七（R7）的一端及方波芯片（U1）的RESET端，电阻七（R7）的另一端接地；晶振一（Y1）的电源端分两路分别连接3.3伏电压及电容二十（C20）的一端，电容二十（C20）的另一端分两路分别连接晶振一（Y1）的接地端及接地；晶振一（Y1）的Fout端连接方波芯片（U1）的CLKIN端；方波芯片（U1）的Rset端连接电阻十（R10）的一端，电阻十（R10）的另一端、方波芯片（U1）的DGND5端、DGND24端、AGND10端及AGND19端接地；方波芯片（U1）的W-CLK端及FQ-UD端分别连接ARM处理器的F-WCLK端及F-FQUD端；方波芯片（U1）的DVDD6端、DVDD23端、AVDD11端及AVDD18端连接3.3伏电压；方波芯片（U1）的QOUT端连接PWM选择端口（J2）的一个端口，PWM选择端口（J2）的另一个端口连接整形芯片（U3）的A端，整形芯片（U3）的Nc端及接地端连接电容十一（C11）的一端，电容十一（C11）的另一端及整形芯片（U3）的电源端连接3.3伏电压；PWM选择端口（J2）的NC端连接ARM处理器的ehrpwm2A端；方波芯片（U1）的IOUT端连接电阻十二（R12）、电阻十三（R13）、电感一（L1）、电容十六（C16）及电容十八（C18）的一端，电阻十三（R13）及电容十八（R18）的另一端分别连接电容十九（R19）的一端及接地，电容十九（R19）、电容十六（C16）及电感一（L1）的另一端连接电感二（L2）及电容十七（C17）的一端，电感二（L2）、电容十七（C17）的另一端及电阻十五（R15）、电容二十二（C22）的一端连接方波芯片（U1）的VINP端，电阻十五（R15）、电容二十二（C22）的另一端接地；方波芯片（U1）的IOUTB端连接电阻十一（R11）及电阻十四（R14）的一端，电阻十一（R11）的另一端分别连接电阻十二（R12）的另一端、电容二十一（C21）的一端及方波芯片（U1）的VINN端，电容二十一（C21）的另一端接地；电阻十四（R14）的另一端接地。
3.根据权利要求1所述的一种仪表测试箱，其特征在于：所述的电流或电压信号发生器包括信号发生器芯片一、电容、电阻，信号发生器芯片一（U5）的VLL端连接电容二十三（C23）的一端，电容二十三（C23）的另一端、信号发生器芯片一（U5）的CLEAR端、信号发生器芯片一（U5）的接地端接地；ARM处理器的GPIO2-3端分别连接电阻十九（R19）的一端、信号发生器芯片一（U5）的RANGE select1端及RANGE select2端，ARM处理器的SPI1- CS1端分别连接电阻十八（R18）的一端及信号发生器芯片一（U5）的LATCH端；ARM处理器的SPI1-SCLK端分别连接电阻十七（R17）的一端及信号发生器芯片一（U5）的CLOCK端；ARM处理器的SPI1-D0端分别连接电阻十六（R16）的一端及信号发生器芯片一（U5）的DATA in端，电阻十六（R16）、电阻十七（R17）、电阻十八（R18）及电阻十九（R19）的另一端连接3.3伏电压；信号发生器芯片一（U5）的Vcc端分别连接26伏直流电源、电容二十四（C24）、电容二十八（C28）的一端及电容二十五（C25）的正极，电容二十五（C25）的负极接地；电容二十四（C24）的另一端连接信号发生器芯片一（U5）的CAP2端；电容二十八（C28）的另一端连接信号发生器芯片一（U5）的CAP1端；信号发生器芯片一（U5）的Vout端连接电阻二十（R20）的一端，电阻二十（R20）的另一端接地；信号发生器芯片一（U5）的REF in端连接信号发生器芯片一（U5）的REF out端；所述的电容二十五（C25）为有极性电容。
4.根据权利要求1所述的一种仪表测试箱，其特征在于：所述的另一电流或电压信号发生器包括信号发生器芯片二、电容、放大器、电阻，信号发生器芯片二（U8）的VLL端连接电容三十三（C33）的一端，电容三十三（C33）的另一端、信号发生器芯片二（U8）的CL...

【专利技术属性】
技术研发人员：陈双喜，曹燕飞，王亮，何其皓，孙维孟，
申请(专利权)人：上海德意达电子电器设备有限公司，
类型：新型
国别省市：上海;31