一种测试器和基于FPGA的测试器制造技术

本发明专利技术公开了一种测试器和基于FPGA的测试器，测试器用于对电子元件性能进行测试，对被测元件的输入输出线路的电平值、只量化调整到各种被测元件所要求的相应电平范围中的一个电平点或几个电平点；通过减少电平值被量化调整的电平点数目来简化测试器中的测试电路。测试器包括与被测元件连接的FPGA、用于直接驱动被测元件同时直接接受被测元件的输出信号，并对所述输出信号进行处理。本发明专利技术通过FPGA直接驱动被测元件，接收被测元件的输出信号并对输出信号进行处理，使FPGA作为一种可程控延迟线及测试针电子驱动线路，具有测试针电子线路的功能，大大缩小延迟线的物理尺寸，实现测试针电子线路微型化，提高了性能同时减小生产成本。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种测试器和基于FPGA的测试器，测试器用于对电子元件性能进行测试，对被测元件的输入输出线路的电平值、只量化调整到各种被测元件所要求的相应电平范围中的一个电平点或几个电平点；通过减少电平值被量化调整的电平点数目来简化测试器中的测试电路。测试器包括与被测元件连接的FPGA、用于直接驱动被测元件同时直接接受被测元件的输出信号，并对所述输出信号进行处理。本专利技术通过FPGA直接驱动被测元件，接收被测元件的输出信号并对输出信号进行处理，使FPGA作为一种可程控延迟线及测试针电子驱动线路，具有测试针电子线路的功能，大大缩小延迟线的物理尺寸，实现测试针电子线路微型化，提高了性能同时减小生产成本。【专利说明】-种测试器和基于FPGA的测试器
本专利技术涉及电子测试
，尤其涉及一种测试器和基于FPGA的测试器。
技术介绍
测试针电子线路是一种输入输出电压可连续调整并可控的专用线路，用于测试输 入输出电压不同的电子器件；但其存在以下缺点：1、因为测试针电子线路是专用于测试器 的，应用范围较窄导致其生产制造量少。2、由于其需要实现对电压进行可控连续调节的功 能，要求达到高速运行十分困难、功耗很大从而产生大的热量，因散热问题而无法微型化， 且其设计和制造成本很高。另外目前的集成电路测试设备系统中的可编程调控延迟线电 路用的是独立元件，即不是和测试针电子线路（即直接与被测元件相接的电路）集成在同一 元件内，导致现有技术中无法将测试针电子线路微型化，从而不但成本高而且无法高速测 试低驱动能力的元件。 FPGA (Field - Programmable Gate Array),即现场可编程门阵列，其作为专用集 成电路领域中的一种半定制电路，可以解决定制电路的不足，新型的FPGA元件还克服了原 有可编程器件门电路数有限的缺点。正常应用FPGA时和别的集成电路器件相接都是与固 定的集成电路器件固定相接为的是去完成一种所需功能而不是去测试与之连接的各种不 同的集成电路器件。虽然目前测试设备有用FPGA来作为其中的部分器件但并非用FPGA直 接测试与之直接相接的集成电路或电子元件有鉴于此，现有技术有待改进和提高。
技术实现思路
鉴于现有技术的不足，本专利技术目的在于提供一种测试器和基于FPGA的测试器，其 具有测试针及可调测试信号生成功能(可编程调控延迟线电路是其重要组成部分）的FPGA 或同等电子线路；旨在解决现有技术中无法将测试针电子线路微型化的问题。 本专利技术的技术方案如下： 一种测试器，用于对电子元件性能进行测试，其中，所述测试器用于测试被测元件的输 入输出线路的电平值、只量化地调整到各种被测元件所要求的相应电平范围中的一个电平 点或几个电平点。 所述的测试器，其包括：与被测元件连接的FPGA、用于直接驱动被测元件同时直 接接收被测元件的输出信号，并对所述输出信号进行处理。 所述的测试器中，所述FPGA的输出输入电平可调，能兼容各种电平的被测元件， 具有测试针功能。 所述的测试器中，所述FPGA中包括一可调延时模块。 所述的测试器中，其特征在于，所述可调延时模块用于对测试数据信号进行延 时、以及对脉冲波形进行调整后驱动被测元件。 所述的测试器中，所述可调延时模块用于对被测元件输出信号和测试数据对比时 间进行调整。 toon] 所述的测试器中，所述可调延时模块用于对被测元件输出信号和测试数据对比时 间进行调整。 所述的测试器中，所述的FPGA包括一可调延时模块。 所述的测试器中，所述可调延时模块用于对测试数据信号进行延时、以及对脉冲 波形进行调整后驱动被测元件。 所述的测试器中，所述可调延时模块用于对被测元件输出信号和测试数据对比时 间进行调整。 所述的测试器中，所述可调延时模块用于对被测元件输出信号和测试数据对比时 间进行调整。 一种基于FPGA的测试器，用于对与FPGA连接的被测元件进行测试，其包括：与被 测元件连接的FPGA、用于直接驱动被测元件同时直接接收被测元件的输出信号，并对所述 输出信号进行处理。 所述的基于FPGA的测试器中，所述FPGA的输出输入电平可调，能兼容各种电平的 被测元件，具有测试针功能。 所述的基于FPGA的测试器中，所述FPGA中包括一可调延时模块。 所述的基于FPGA的测试器中，所述可调延时模块用于对测试数据信号进行延时、 以及对脉冲波形进行调整后驱动被测元件。 所述的基于FPGA的测试器中，所述可调延时模块用于对被测元件输出信号和测 试数据对比时间进行调整。 所述的基于FPGA的测试器中，所述可调延时模块用于对被测元件输出信号和测 试数据对比时间进行调整。 所述的基于FPGA的测试器中，所述的FPGA包括一可调延时模块。 所述的基于FPGA的测试器中，所述可调延时模块用于对测试数据信号进行延时、 以及对脉冲波形进行调整后驱动被测元件。 所述的基于FPGA的测试器中，所述可调延时模块用于对被测元件输出信号和测 试数据对比时间进行调整。 所述基于FPGA的测试器中，所述可调延时模块用于对被测元件输出信号和测试 数据对比时间进行调整。 相较于现有技术，本专利技术提供的测试器和基于FPGA的测试器，用于测试被测元件 的输入输出线路的电平值、只量化地调整到各种被测元件所要求的相应电平范围中的一个 电平点或几个电平点，从而简化测试器中的测试电路，减少成本并缩小其体积；所述测试器 包括与被测元件连接的FPGA，通过FPGA直接驱动被测元件，并接收被测元件的输出信号， 同时还对输出信号进行处理，这一 FPGA包括了可程控延迟线及测试针电子驱动线路，实现 了测试针电子线路微型化，提高了性能减小了生产成本。 【专利附图】【附图说明】 图1为本专利技术的测试器总结构框图。 图2为本专利技术的测试器中单路延时模块的示意图。 图3为本专利技术的测试器中时钟脉宽调整的示意图。 图4为本专利技术的测试器中复位产生电路和时钟产生电路的应用实施例示意图。 图5为本专利技术的测试器中数据产生电路的示意图。 图6为本专利技术的测试器中I/O控制信号产生电路的示意图。 图7为本专利技术的测试器中使能信号产生电路的示意图。 图8为本专利技术的测试器中单个延时选择电路的示意图。 图9为本专利技术的测试器一应用实施例的示意图。 【具体实施方式】 本专利技术利用FPGA输入输出电压范围可调控到大多数集成电路的输入输出范围这 一特点，提供一种测试器和基于FPGA的测试器。所述测试器用于测试被测元件的输入输出 线路的电平值、只量化地调整到各种被测元件所要求的相应电平范围中的一个电平点或几 个电平点，在本实施例中选取所述相应电平范围的中点；而并非是现有技术中将输入输出 线路的电平值平均连续地调整到所述标准电平范围内或外的多个电平点上；通过使所述电 平值被量化调整的电平点数目减少从而简化测试器中的测试电路。 进一步地，所述测试器中包括与被测元件连接的FPGA。现有技术中FPGA常用于电 路设计、产品设计和系统设计；目前还没有设计人员将FPGA中电路作为测试针电路使用。 本专利技术将测试器中本文档来自技高网...

【技术保护点】
一种测试器，用于对电子元件性能进行测试，其特征在于，所述测试器用于测试被测元件的输入输出线路的电平值、只量化地调整到各种被测元件所要求的相应电平范围中的一个电平点或几个电平点。

【技术特征摘要】

【专利技术属性】
技术研发人员：陆放，
申请(专利权)人：深圳市爱德特科技有限公司，
类型：发明
国别省市：广东;44