多通道直接存储器存取控制器及其控制方法技术

此处公开的是一种多通道直接存储器存取(DMA)控制器。DMA控制器包括：寄存器，其存储多个直接存储器存取(DMA)通道中的每个的控制信息和操作状态；传输处理器，其控制数据的传输和接收流使得请求DMA传输的所有DMA通道参考所述寄存器循环地重复单位传输；以及传输顺序控制单元，其控制所述传输处理器使得通过考虑存储在寄存器中的相应的DMA通道的优先级信息在单位传输的循环周期中确定每个DMA通道的传输顺序。

【技术实现步骤摘要】
【专利摘要】此处公开的是一种多通道直接存储器存取(DMA)控制器。DMA控制器包括：寄存器，其存储多个直接存储器存取(DMA)通道中的每个的控制信息和操作状态；传输处理器，其控制数据的传输和接收流使得请求DMA传输的所有DMA通道参考所述寄存器循环地重复单位传输；以及传输顺序控制单元，其控制所述传输处理器使得通过考虑存储在寄存器中的相应的DMA通道的优先级信息在单位传输的循环周期中确定每个DMA通道的传输顺序。【专利说明】
本专利技术涉及一种支持多通道的直接存储器存取（DMA)控制器及其控制方法。
技术介绍
直接存储器存取（DMA)是一种在存储器和独立于计算机系统的中央处理单元 (CPU)的外围装置之间传输数据的方法。DMA允许直接传输数据而无须通过中央处理单元， 从而减少了中央处理单元的负载，同时改善了整体系统性能。
技术实现思路
本专利技术的一方面提供一种多通道DMA控制器及其控制方法，该DMA控制器响应于 每个通道的DMA传输请求，有效地执行DMA传输调度，从而满足服务质量（QoS)。 本专利技术的另一个方面提供一种多通道DMA控制器及其控制方法，该DMA控制器以 每个通道循环地重复单位传输的方式实现DMA传输调度。 本专利技术的进一步的方面提供一种多通道DMA控制器及其控制方法，该DMA控制器 通过在相应的通道的单位传输的循环重复时，在单个循环周期中的DMA传输顺序上考虑 (reflect)相应的通道的优先级，实现DMA传输调度从而满足QoS。 根据一方面，本专利技术提供一种多通道DMA控制器，其包括：寄存器，其存储多个直 接存储器存取（DMA)通道中的每个的控制信息和操作状态；以及传输处理器，其控制数据 的传输和接收流使得请求DMA传输的所有DMA通道参考寄存器循环地重复单位传输。 本专利技术提供一种多通道DMA控制器，其进一步包括：传输顺序控制单元，其控制传 输处理器使得通过考虑存储在寄存器中的相应的DMA通道的优先级信息在单位传输的循 环周期中确定DMA通道中的每个的传输顺序。 本专利技术提供一种多通道DMA控制器，其中传输顺序控制单元基于DMA传输请求的 时间点确定具有存储在寄存器中的相同优选级信息的至少两个DMA通道的传输顺序。 本专利技术提供一种多通道DMA控制器，其中进一步包括接口单元，其通过接收用于 优先级信息的更新的数据，更新存储在寄存器中的优先级信息。 根据另一个方面，本专利技术提供一种多通道DMA的控制方法，其包括：接收来自分配 有DMA通道的外围装置的DMA传输请求；以及控制数据的传输和接收流使得请求DMA传输 的所有DMA通道参考相应的DMA通道的控制信息和操作状态，循环地重复单位传输。 本专利技术提供一种多通道DMA的控制方法，其中，控制数据的传输和接收流包括通 过考虑相应的DMA通道的优先级信息，确定在单位传输的循环周期中相应的DMA通道的传 输顺序。 本专利技术提供一种多通道DMA的控制方法，其中，进一步包括，通过接收用于相应的 DMA通道的优先级信息的更新的数据，更新存储在寄存器中的相应的DMA通道的优先级信 息。 根据本专利技术，可以响应于每个通道的DMA传输请求，有效地执行DMA传输调度以满 足服务质量（QoS)。 另外，由于相应的通道循环地重复单位传输从而阻止特定通道专有地占用DMA传 输太长时间，最大时间周期可以根据少量数据的传输固定。 进一步地，由于在一个循环周期中的DMA传输顺序上考虑通道的优先级顺序，被 分配较高优先级的输入/输出装置的数据传输请求更快地处理，进而满足QoS。 【专利附图】【附图说明】 结合附图，从下述实施例的详细描述，本专利技术的以上和其它方面、特征和优点将变 得明显，其中 ： 图1是根据本专利技术的一个实施例的包括DMA控制器的系统的示意图。 图2是根据本专利技术的一个实施例的包括多通道DMA控制器的系统的示意图。 图3a和图3b示出了根据本专利技术的一个实施例的多通道DMA控制器的DMA发射调 度的流图。 图4示出了根据本专利技术的一个实施例的多通道DMA的控制方法的流程图。 【具体实施方式】 下述描述和权利要求书中使用的术语应当被解释为具有与在说明书和相关领域 背景中的它们含意相一致的含意，并且不应当以理想化或过于正式的意思解释为在字典中 通常所限定的，为了以最好的方式描述他们的专利技术，专利技术人能够恰当地限定术语的概念。另 夕卜，说明书中所公开的实施例和图中所示出的特征仅是本专利技术的优选实施例，但是其并不 覆盖本专利技术的全部技术思想。因此，应当理解的是，当提交本申请时可以用各种等效替换和 改进来代替这些实施例。 本专利技术涉及一种支持多通道直接存储器存取（DMA)控制器及其控制方法，并且更 具体地，涉及这样一种一种多通道DMA控制器及其控制方法，其中，该多通道DMA控制器响 应于相应的通道的DMA传输请求，有效地执行DMA传输调度以满足服务质量（QoS)。在下文 中，参考附图将详细地描述本专利技术的示例性的实施例。 图1是根据本专利技术的一个实施例的包括DMA控制器的系统的示意图。 参考图1，中央处理器（CPU) 110可以通过地址总线和系统总线140与DMA控制器 120通信，并且可以经由系统总线140启动DMA控制器120。提供支持多通道的DMA控制器 120以处理来自多个输入/输出装置132-0至132-n的DMA传输请求。 支持多通道的DMA控制器120接收来自相应的输入/输出装置132-0至132-n的 DMA传输请求，并且处理传输请求。更具体地，对于经由特定通道的DMA传输，DMA控制器 120允许CPU110放弃系统总线140,并且传输DMA传输接受信号至相应的输入/输出装置 (例如，132-0)以实现存储器130和输入/输出装置132-0之间的通信。这里，特定通道分 别分配给输入/输出装置132-0至132-n。因此，由于多个DMA传输请求可以被同时或者顺 序地接收，所有DMA控制器120需要执行DMA传输工作的调度。 然而，通常调度DMA传输工作的大多数方法简单地遵循由DMA控制器120接收DMA 传输请求的顺序。在此情况中，存在的问题是当接收的DMA传输请求首先需要大量数据传 输但是不紧急时，在下一顺序接收的紧急的DMA传输请求一时不被处理。即，由所谓的到达 次序来调度DMA传输工作的方法不能基于相应的传输数据的特征考虑紧急程度。 另外，存在这样一种方法，其中，该方法基于连接至各自通道的输入/输出装置的 特征，将优先级赋予该输入/输出装置，并且基于优先级调节DMA传输处理顺序。然而，如 果具有较高优先级的某个通道要求大量数据的传输，存在的问题是具有较低优先级的通道 即使对于少量数据的传输请求也必须等待很长一段时间，。 首先，将参考图2、图3a和图3b详细描述根据本专利技术的一个实施例的多通道DMA 控制器。 图2是根据本专利技术的一个实施例的包括多通道DMA控制器200的系统的示意图。 参考图2,系统包括CPU110、输入/输出装置0至n(132-0至132-n)、存储器130 和系统总线140。由于这些组件与上文参考图1所描述的内容相本文档来自技高网...

【技术保护点】
一种多通道直接存储器存取(DMA)控制器，其包括：寄存器，其存储多个DMA通道中的每个的控制信息和操作状态；以及传输处理器，其控制数据的传输和接收流，使得请求DMA传输的所有DMA通道参考所述寄存器来循环地重复单位传输，其中，执行所述单位传输使得在一个传输单位期间仅传输预定量的数据。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：宋锡奎，
申请(专利权)人：韩国科亚电子股份有限公司，
类型：发明
国别省市：韩国;KR