MOS晶体管及其形成方法技术

一种MOS晶体管及其形成方法，所述MOS晶体管的形成方法包括：提供半导体衬底，所述半导体衬底表面具有栅极结构；刻蚀所述栅极结构两侧的半导体衬底，形成凹槽；在所述凹槽的靠近栅极结构一侧的侧壁表面形成扩散阻挡层，所述扩散阻挡层覆盖沟道区域的两侧；在所述凹槽内形成源极和漏极。所述MOS晶体管的形成方法能够改善晶体管的短沟道效应，提高晶体管的性能。

【技术实现步骤摘要】
【专利摘要】一种MOS晶体管及其形成方法，所述MOS晶体管的形成方法包括：提供半导体衬底，所述半导体衬底表面具有栅极结构；刻蚀所述栅极结构两侧的半导体衬底，形成凹槽；在所述凹槽的靠近栅极结构一侧的侧壁表面形成扩散阻挡层，所述扩散阻挡层覆盖沟道区域的两侧；在所述凹槽内形成源极和漏极。所述MOS晶体管的形成方法能够改善晶体管的短沟道效应，提高晶体管的性能。【专利说明】MOS晶体管及其形成方法
本专利技术涉及半导体
，特别涉及一种M0S晶体管及其形成方法。
技术介绍
随着半导体技术的不断发展，集成电路集成化程度越来越高，器件的尺寸也不断 减小。然而器件尺寸的不断减小导致器件的性能也受到很大的影响。例如，当沟道的长度 缩小到一定程度，器件开始表现出短沟道效应，包括载流子迁移率下降、阈值电压增大以及 漏极感应势鱼下降（DIBL)等问题。 在现有的M0S制造工艺中，为了抑制短沟道效应，在形成晶体管的源/漏极之前， 通常会采用轻掺杂源/漏（LDD)和晕环（Halo)注入形成轻掺杂区和晕环区。 请参考图1至图3,为采用现有技术形成M0S晶体管的剖面结构示意图。 请参考图1，提供半导体衬底10,所述半导体衬底10表面形成有栅极结构20,所述 栅极结构20包括位于半导体衬底10表面的栅介质层21以及栅介质层21表面的栅极22。 请参考图2,在所述栅极结构20侧壁表面形成偏移侧墙23 ;以所述偏移侧墙23和 栅极结构20作为掩膜，对栅极结构20两侧的半导体衬底10进行轻掺杂离子注入，形成轻 掺杂区31 ;进行晕环离子注入，形成包围所述轻掺杂区31的晕环离子注入区32。 请参考图3,在所述偏移侧墙23表面形成侧墙24,以所述栅极结构20、偏移侧墙 23和侧墙24作为掩膜，刻蚀半导体衬底10,形成沟槽。如果形成的是PM0S晶体管，则在所 述沟槽内形成锗硅层；如果形成的是NM0S晶体管，则在所述沟槽内形成碳化硅层；进行源 漏注入工艺，形成源/漏极40。 采用现有技术形成的M0S晶体管，容易产生漏极感应势垒降低和源漏穿通现象， 从而严重影响晶体管的性能和可靠性。
技术实现思路
本专利技术解决的问题是提供一种M0S晶体管及其形成方法，改善M0S晶体管的源漏 穿通和漏极感应势垒降低等短沟道效应。 为解决上述问题，本专利技术提供一种M0S晶体管的形成方法，包括：提供半导体衬 底，所述半导体衬底表面具有栅极结构；刻蚀所述栅极结构两侧的半导体衬底，形成凹槽； 对所述凹槽的靠近栅极结构一侧的侧壁表面形成扩散阻挡层，所述扩散阻挡层覆盖沟道区 域的两侧；在所述凹槽内形成源极和漏极。 可选的，形成所述扩散阻挡层的方法包括：对所述凹槽的靠近栅极结构一侧的侧 壁进行离子注入，形成所述扩散阻挡层。 可选的，所述离子注入的深度为lnm?20nm，注入离子的浓度为lE19atom/cm3? 5E20atom/cm 3。 可选的，所述离子注入的离子包括：C、N、Ge、Sn中的一种或几种。 可选的，所述离子注入的离子为C，注入能量为0. 5KeV?2KeV，注入剂量为 lE13atom/cm2 ?lE14atom/cm2,注入角度为 0 度?40 度。 可选的，所述离子注入的离子为Ν，注入能量为0. 5KeV?3KeV，注入剂量为 lE13atom/cm2 ?lE14atom/cm2,注入角度为 0 度?40 度。 可选的，形成所述扩散阻挡层的方法包括：在所述凹槽内壁表面形成外延层，在形 成所述外延层的过程中进行原位掺杂，形成所述扩散阻挡层。 可选的，所述外延层的厚度为10nm?25nm。 可选的，所述原位掺杂的离子包括：C、N、Ge、Sn中的一种或几种。 可选的，所述原位掺杂的离子浓度为lE18atom/cm3?lE19atom/cm 3。 可选的，还包括，在形成所述扩散阻挡层之后，进行退火处理。 可选的，所述退火的温度为900°C?1KKTC，退火时间为10s?60s。 可选的，还包括：在形成所述凹槽之前，对所述栅极结构两侧的半导体衬底进行轻 掺杂离子注入，形成轻掺杂区。 可选的，还包括：在形成所述轻掺杂区之后，进行晕环离子注入，形成包围轻掺杂 区的晕环区。 可选的，所述凹槽的形状为" Σ "形、"U"形或"V"形。 可选的，形成所述源极和漏极的方法为：在所述凹槽内形成源漏材料层，并对所述 源漏材料层进行重掺杂并退火，形成源极和漏极。 可选的，当待形成的晶体管为PMOS晶体管时，所述源漏材料层的材料为SiGe。 可选的，当待形成的晶体管为NMOS晶体管时，所述源漏材料层的材料为SiC。 本专利技术的技术方案还提供了一种采用上述方法形成的MOS晶体管，包括：半导体 衬底；位于所述半导体衬底表面的栅极结构；位于所述栅极结构两侧的半导体衬底内的凹 槽；位于所述凹槽的靠近栅极结构一侧的侧壁表面的扩散阻挡层，所述扩散阻挡层覆盖沟 道区域的两侧；位于所述凹槽内的源极和漏极。 与现有技术相比，本专利技术的技术方案具有以下优点： 本专利技术的技术方案，在形成所述MOS晶体管的源极和漏极之前，在所述凹槽靠近 栅极结构一侧的侧壁表面形成扩散阻挡层，所述扩散阻挡层可以阻挡源极和漏极内的掺杂 离子向晶体管的沟道区域内扩散，从而避免源漏穿通效应，能显著改善晶体管的短沟道效 应。 进一步的，所述扩散阻挡层内掺杂有C、N、Ge、Sn中的一种或几种离子，所述掺杂 离子可以降低扩散阻挡层中的分离的间隙式缺陷数目，而源极和漏极的掺杂离子，例如B、P 等，主要是依赖所述分离的间隙式缺陷来进行扩散的，所以，所述扩散阻挡层能够有效阻挡 所述源极和漏极内的掺杂离子向沟道区域内扩散，避免源漏穿通效应。 进一步的，所述扩散阻挡层掺杂C、N、Ge、Sn中的一种或几种离子，所述掺杂离子 改变扩散阻挡层的晶格结构，使扩散阻挡层对沟道区域产生应力作用：掺杂C、N离子可以 使所述扩散阻挡层对沟道区域产生拉应力；而掺杂Ge或Sn离子可以使所述扩散阻挡层对 沟道区域产生压应力。从而提高晶体管的沟道区域的载流子的迁移率，提高晶体管的性能。 【专利附图】【附图说明】 图1至图3是本专利技术的现有技术的PMOS晶体管的形成过程的剖面示意图； 图4至图8是本专利技术的实施例中M0S晶体管的形成过程的剖面示意图。 【具体实施方式】 如
技术介绍
中所述，现有技术形成的M0S晶体管的源漏穿通和漏极感应势垒降低 等现象，会严重影响晶体管的性能和可靠性。 研究发现，现有技术在形成晶体管的轻掺杂区和晕环区之后，采用SiGe或SiC源 漏工艺形成晶体管的源极和漏极，所述晶体管的短沟道效应严重。主要是由于在形成晶体 管的源漏过程中，要对半导体衬底进行刻蚀形成凹槽，在刻蚀所述半导体衬底形成凹槽的 时候，会不可避免的去除掉部分之前形成的晕环区，导致所述晕环区面积减小，对源漏掺杂 离子的扩散阻挡作用也相应减小；并且由于形成的源极和漏极的深度大于晕环区的深度， 在刻蚀掉部分晕环区之后，所述凹槽靠近沟道区域一侧的侧壁有部分未被晕环区包围，后 续形成的源极和漏极内的杂质离子很容易通过所述未本文档来自技高网...

【技术保护点】
一种MOS晶体管的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底表面具有栅极结构；刻蚀所述栅极结构两侧的半导体衬底，形成凹槽；在所述凹槽的靠近栅极结构一侧的侧壁表面形成扩散阻挡层，所述扩散阻挡层覆盖沟道区域的两侧；在所述凹槽内形成源极和漏极。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31