一种混合格式信号光纤传输装置制造方法及图纸

本发明专利技术公开一种混合格式信号光纤传输装置，包括发送端、光纤通道和接收端三部分，发送端将输入的Camera Link格式的视频图像信号和多路通用串行信号转换为光信号，通过光纤通道发送给接收端；接收端接收光信号将其并复原为原始的视频图像信号和多通道的通用串行数据信号。本发明专利技术适用于全部配置模式的Camera Link视频图像信号和多路通用串行信号的光纤传输；通过对传输总线的复用实现不同速率的混合格式信号在单光纤通道的传输，减少了额外的光纤通道和器件的消耗。本发明专利技术的电信号转换处理和传输控制使用FPGA器件实现，在满足实际功能需求的同时减少了专用集成电路的使用，具有集成化和通用化程度高的优点，并且为进一步的功能扩展和性能升级提供了支持。

【技术实现步骤摘要】
一种混合格式信号光纤传输装置
本专利技术涉及信号处理和传输
，尤其涉及一种混合格式信号光纤传输装置。
技术介绍
随着帧频和分辨率不断提高，目前视频图像采集设备的带宽能够达到每秒吉比特(Gbps)级别，电缆难以满足超过十米距离的高速视频图像信号的可靠传输。光纤传输具有带宽高、抗电磁干扰性能强、传输距离长的特点，现在已经逐步替代电缆在高速和长距离数据传输中应用。目前国内外的光纤传输设备均针对单一格式信号传输，不能同时满足高速图像信号和其他格式信号的实时传输，因此在实际工程中需要使用多台传输设备和多组光纤通道，使得传输系统存在体积大、成本高并且维护困难的缺点。同时，此类高速光纤传输设备一般采用专用集成电路设计和实现，在功能扩展、性能升级及工作环境的适应性等方面受到局限。
技术实现思路
为解决上述问题，本专利技术提供一种基于FPGA的混合格式信号光纤传输装置及传输方法。本专利技术提供如下技术方案：一种混合格式信号光纤传输装置，包括发送端(1)、光纤通道(2)和接收端(3)；所述发送端(1)包括FPGA发送处理单元(4)、第一接插件组(5)、光电转换单元(6)和发送时钟生成单元(7)；所述光纤通道(2)包括三组单模光纤，所述光纤通道(2)连接所述发送端(1)和所述接收端(3)；所述接收端(2)包括第二接插件组(8)、FPGA接收处理单元(9)、电光转换单元(10)和接收时钟生成单元(11)；所述FPGA发送处理单元(4)分别与所述第一接插件组(5)和所述光电转换单元(6)连接；所述FPGA发送处理单元(4)用于接收来自所述第一接插件组(5)的12路LVDS电平CameraLink格式视频图像信号和10路通用串行信号并将接收的信号转换为三路CML电平的高速串行信号，送入所述光电转换单元(6)的三组SFP光收发器；所述光电转换单元(6)用于将电信号转换为光信号通过所述光纤通道(2)发送到所述接收端(3)；所述发送时钟生成单元(7)分别与所述第一接插件组(5)和所述FPGA发送处理单元(4)连接，所述发送时钟生成单元(7)用于接收来自所述第一接插件组(5)的1路LVDS像素时钟信号，经过消除抖动处理将时钟提供给所述FPGA发送处理单元(4)；所述FPGA接收处理单元(9)分别与所述光纤通道(2)和所述电光转换单元(10)连接；所述电光转换单元(10)内的三组SFP光收发器用于将所述光纤通道(2)传来的三路光信号转换为三路CML格式的高速串行信号后输入至所述FPGA接收处理单元(9)；所述FPGA接收处理单元(9)用于将三路高速串行信号处理并恢复为12路LVDS电平CameraLink视频信号、3路LVDS随路时钟信号和10路串口信号通过所述第二接插件组(8)发送至下级；所述接收时钟生成单元(11)与所述FPGA接收处理单元(9)连接，所述接收时钟生成单元(11)用于生成参考时钟并提供给所述FPGA接收处理单元(9)。可选地，如上所述的装置中，所述FPGA发送处理单元(4)包括CameraLink协议串并转换模块(12)、第一UART模块(13)、通道标识和缓存模块(14)、总线复用模块(15)、倍速模块(16)和第一GTP模块(17)；所述FPGA接收处理单元(9)包括CameraLink协议并串转换模块(18)、第二UART模块(19)、总线解复用模块(20)、降速模块(21)和第二GTP模块(22)。可选地，如上所述的装置中，所述CameraLink协议串并转换模块(12)具体用于将12路的CameraLink协议LVDS电平图像信号以1:7的比例转换为84路LVTTL电平并行信号；所述CameraLink协议并串转换模块(18)具体用于将84路LVTTL电平并行信号以7:1的比例转换为12路CameraLink协议LVDS电平总线信号。可选地，如上所述的装置中，所述CameraLink协议串并转换模块(12)包括输入差分转单端时钟缓冲器IBUFGDS(23)、输入差分转单端缓冲器IBUFDS(24)、延迟器IODLY(25)、输入解串器ISERDES(26)、锁相环PLL(27)和采样点延迟控制器(28)；所述输入差分转单端缓冲器IBUFDS(23)用于将差分数据信号转换为单端信号经过所述延迟线IODLY(25)输入至所述解串器ISERDES(26)；所述输入差分转单端时钟缓冲器IBUFDS(23)用于将差分像素时钟信号转换为单端像素时钟信号送入所述锁相环PLL(27)；所述锁相环PLL(27)用于生成7倍频高速采样时钟，并将其与像素时钟相位对齐后送入所述输入解串器ISERDES(26)；所述输入解串器ISERDES(26)用于完成信号的1:7解串后输出并行数据；采样点延迟控制器(28)执行采样点搜索和调节方法，完成数据通道的延迟调节。可选地，如上所述的装置中，所述采样点延迟控制器(28)用于在划分单周期信号的状态区间，通过调节数据通道的延迟和检测解串后的结果，自动搜寻合适的采样位置，将高速采样时钟的采样沿与数据的理想采样区间对齐，保证采样时满足寄存器的建立和保持时间；所述采样点延迟控制器(28)具体实现采样点搜索和调节的处理过程包括：计算确定周期数据的稳定区域和不稳定区域，并将稳定区域依据片内延迟器资源的最小步长划分为三个区间，并确定理想采样区间；复位后检测解串输出的数据，判断采样时钟沿所处位置并选择进入粗调节模式或精调节模式；粗调节模式通过调节数据通路延迟，使采样时钟沿对在数据的稳定区域；粗调节完成后进入精调节模式；精调节模式通过增加和减少延迟判断采样点处于稳定区域的何种区间，并分别作出相应的延迟调节，使采样时钟沿对齐稳定区域中部的理想采样区间；精调节完成后继续监测解串数据的结果并重复上述过程，实时调节采样点位置。可选地，如上所述的装置中，所述CameraLink协议并串转换模块(18)包括输出单端转差分缓冲器OBUFDS(29)、输出串化器OSERDES(30)和锁相环PLL(31)；所述总线解复用模块(20)和所述降速模块(21)分别将还原后的CameraLink并行图像数据和低速随路时钟送入所述输出串化器OSERDES(30)；所述锁相环PLL(31)用于生成7倍频高速时钟送入所述输出串化器OSERDES(30)；所述输出串化器OSERDES(30)用于将并行信号按7:1比例串行化送入所述输出单端转差分缓冲器OBUFDS(29)；所述输出单端转差分缓冲器OBUFDS(29)用于将像素时钟信号和串化后的CameraLink图像信号由单端电平转换为LVDS差分电平输出。可选地，如上所述的装置中，所述总线复用模块(15)内的总线复用控制器用于控制多路选择器完成数据总线的时分复用；所述总线复用控制器检测视频图像帧同步信号有效状态，当图像帧同步信号有效的时候优先传输视频图像数据；当帧同步信号无效时利用帧间无效数据的时隙传输多路低速的通用串口数据，所述总线复用控制器循环检测每路串口数据的准备状态，实时控制总线传输缓存准备完成的串口通道数据；所述总线解复用模块(20)内的总线解复用控制器用于检测输入并行信号总线中的流标识位，判断图像信号和通用串行信号的复用窗口，完成图像信号流和串行信号流的分路操作；在通用串行信本文档来自技高网...

【技术保护点】
一种混合格式信号光纤传输装置，其特征在于：包括发送端(1)、光纤通道(2)和接收端(3)；所述发送端(1)包括FPGA发送处理单元(4)、第一接插件组(5)、光电转换单元(6)和发送时钟生成单元(7)；所述光纤通道(2)包括三组单模光纤，所述光纤通道(2)连接所述发送端(1)和所述接收端(3)；所述接收端(2)包括第二接插件组(8)、FPGA接收处理单元(9)、电光转换单元(10)和接收时钟生成单元(11)；所述FPGA发送处理单元(4)分别与所述第一接插件组(5)和所述光电转换单元(6)连接；所述FPGA发送处理单元(4)用于接收来自所述第一接插件组(5)的12路LVDS电平Camera Link格式视频图像信号和10路通用串行信号并将接收的信号转换为三路CML电平的高速串行信号，送入所述光电转换单元(6)的三组SFP光收发器；所述光电转换单元(6)用于将电信号转换为光信号通过所述光纤通道(2)发送到所述接收端(3)；所述发送时钟生成单元(7)分别与所述第一接插件组(5)和所述FPGA发送处理单元(4)连接，所述发送时钟生成单元(7)用于接收来自所述第一接插件组(5)的1路LVDS像素时钟信号，经过消除抖动处理将时钟提供给所述FPGA发送处理单元(4)；所述FPGA接收处理单元(9)分别与所述光纤通道(2)和所述电光转换单元(10)连接；所述电光转换单元(10)内的三组SFP光收发器用于将所述光纤通道(2)传来的三路光信号转换为三路CML格式的高速串行信号后输入至所述FPGA接收处理单元(9)；所述FPGA接收处理单元(9)用于将三路高速串行信号处理并恢复为12路LVDS电平Camera Link视频信号、3路LVDS随路时钟信号和10路串口信号通过所述第二接插件组(8)发送至下级；所述接收时钟生成单元(11)与所述FPGA接收处理单元(9)连接，所述接收时钟生成单元(11)用于生成参考时钟并提供给所述FPGA接收处理单元(9)。...

【技术特征摘要】
1.一种混合格式信号光纤传输装置，其特征在于：包括发送端(1)、光纤通道(2)和接收端(3)；所述发送端(1)包括FPGA发送处理单元(4)、第一接插件组(5)、光电转换单元(6)和发送时钟生成单元(7)；所述光纤通道(2)包括三组单模光纤，所述光纤通道(2)连接所述发送端(1)和所述接收端(3)；所述接收端(3)包括第二接插件组(8)、FPGA接收处理单元(9)、电光转换单元(10)和接收时钟生成单元(11)；所述FPGA发送处理单元(4)分别与所述第一接插件组(5)和所述光电转换单元(6)连接；所述FPGA发送处理单元(4)用于接收来自所述第一接插件组(5)的12路LVDS电平CameraLink格式视频图像信号和10路通用串行信号并将接收的信号转换为三路CML电平的高速串行信号，送入所述光电转换单元(6)的三组SFP光收发器；所述光电转换单元(6)用于将电信号转换为光信号通过所述光纤通道(2)发送到所述接收端(3)；所述发送时钟生成单元(7)分别与所述第一接插件组(5)和所述FPGA发送处理单元(4)连接，所述发送时钟生成单元(7)用于接收来自所述第一接插件组(5)的1路LVDS像素时钟信号，经过消除抖动处理将时钟提供给所述FPGA发送处理单元(4)；所述FPGA接收处理单元(9)分别与所述光纤通道(2)和所述电光转换单元(10)连接；所述电光转换单元(10)内的三组SFP光收发器用于将所述光纤通道(2)传来的三路光信号转换为三路CML格式的高速串行信号后输入至所述FPGA接收处理单元(9)；所述FPGA接收处理单元(9)用于将三路高速串行信号处理并恢复为12路LVDS电平CameraLink视频信号、3路LVDS随路时钟信号和10路串口信号通过所述第二接插件组(8)发送至下级；所述接收时钟生成单元(11)与所述FPGA接收处理单元(9)连接，所述接收时钟生成单元(11)用于生成参考时钟并提供给所述FPGA接收处理单元(9)；所述FPGA发送处理单元(4)包括CameraLink协议串并转换模块(12)、第一UART模块(13)、通道标识和缓存模块(14)、总线复用模块(15)、倍速模块(16)和第一GTP模块(17)；所述FPGA接收处理单元(9)包括CameraLink协议并串转换模块(18)、第二UART模块(19)、总线解复用模块(20)、降速模块(21)和第二GTP模块(22)；所述CameraLink协议串并转换模块(12)包括输入差分转单端时钟缓冲器IBUFGDS(23)、输入差分转单端缓冲器IBUFDS(24)、延迟器IODLY(25)、输入解串器ISERDES(26)、锁相环PLL(27)和采样点延迟控制器(28)；所述采样点延迟控制器(28)用于在划分单周期信号的状态区间，通过调节数据通道的延迟和检测解串后的结果，自动搜寻合适的采样位置，将高速采样时钟的采样沿与数据的理想采样区间对齐，保证采样时满足寄存器的建立和保持时间；所述采样点延迟控制器(28)具体实现采样点搜索和调节的处理过程包括：计算确定周期数据的稳定区域和不稳定区域，并将稳定区域依据片内延迟器资源的最小步长划分为三个区间，并确定理想采样区间；复位后检测解串输出的数据，判断采样时钟沿所处位置并选择进入粗调节模式或精调节模式；粗调节模式通过调节数据通路延迟，使采样时钟沿对在数据的稳定区域；粗调节完成后进入精调节模式；精调节模式通过增加和减少延迟判断采样点处于稳定区域的何种区间，并分别作出相应的延迟调节...

【专利技术属性】
技术研发人员：曾瀚，周国忠，杜升平，安涛，
申请(专利权)人：中国科学院光电技术研究所，
类型：发明
国别省市：四川;51