当前位置: 首页 > 专利查询>英特尔公司专利>正文

用于封装件上输入/输出架构的非线性端接制造技术

技术编号:10551775 阅读:121 留言:0更新日期:2014-10-22 10:26
一种封装件上接口。第一管芯上的第一组单端发送器电路。第二管芯上的第一组单端接收器电路。这些接收器电路具有包括反相器和电阻性反馈元件的端接电路。多根导线耦合第一组发送器电路与第一组接收器电路。多根导线的长度是匹配的。

【技术实现步骤摘要】
【国外来华专利技术】用于封装件上输入/输出架构的非线性端接
本专利技术的实施例涉及输入/输出架构及接口。更具体地,本专利技术的实施例涉及高带宽封装件上输入/输出架构及接口。
技术介绍
芯片之间使用常规输入/输出(I/O)接口的高带宽互连需要相当大的功率和芯片面积。因此,在需要显著降低的功率消耗和/或较小芯片面积的应用中,这些常规接口不合乎期望。
技术实现思路
在第一方面,提供了一种封装件装置,包括:第一管芯上的第一组单端发送器电路;第二管芯上的第一组单端接收器电路,其中所述接收器电路具有端接电路,所述端接电路包括反相器和电阻性反馈元件;在第一组发送器电路与第一组接收器电路之间的多根导线,其中所述多根导线的长度是匹配的;第二管芯上的第二组单端发送器电路;第一管芯上的第二组单端接收器电路,其中所述接收器电路具有端接电路,所述端接电路包括反相器和电阻性反馈元件;以及在第二组发送器电路与第二组接收器电路之间的多根导线,其中所述多根导线的长度是匹配的,其中,所述第一管芯上的端接电路和所述第二管芯上的端接电路均具有非线性电流-电压特性。在第二方面,提供了一种平板计算设备,包括:触摸屏接口;第一管芯上的第一组单端发送器电路;第二管芯上的第一组单端接收器电路,其中所述接收器电路具有端接电路,所述端接电路包括反相器和电阻性反馈元件;在第一组发送器电路与第一组接收器电路之间的多根导线,其中所述多根导线的长度是匹配的;第二管芯上的第二组单端发送器电路;第一管芯上的第二组单端接收器电路,其中所述接收器电路具有端接电路,所述端接电路包括反相器和电阻性反馈元件;以及在第二组发送器电路与第二组接收器电路之间的多根导线,其中所述多根导线的长度是匹配的,其中,所述第一管芯上的端接电路和所述第二管芯上的端接电路均具有非线性电流-电压特性。在第三方面,一种封装件系统,包括:全向天线;第一管芯上的第一组单端发送器电路;第二管芯上的第一组单端接收器电路,其中所述接收器电路具有端接电路,所述端接电路包括反相器和电阻性反馈元件;在第一组发送器电路与第一组接收器电路之间的多根导线,其中所述多根导线的长度是匹配的;第二管芯上的第二组单端发送器电路;第一管芯上的第二组单端接收器电路,其中所述接收器电路具有端接电路,所述端接电路包括反相器和电阻性反馈元件;以及在第二组发送器电路与第二组接收器电路之间的多根导线,其中所述多根导线的长度是匹配的,其中,所述第一管芯上的端接电路和所述第二管芯上的端接电路均具有非线性电流-电压特性。附图说明本专利技术的实施例是作为示例并非作为限制而在附图的各图中示出,其中类似的附图标记指的是相似的元件。图1是多芯片封装件(MCP)的一个实施例的方框图,该多芯片封装件具有在至少两个芯片之间的封装件上输入/输出(OPIO)接口。图2a是反馈反相器端接(FIT)方案的第一实施例的电路图。图2b是反馈反相器端接(FIT)方案的第二实施例的电路图。图2c是反馈反相器端接(FIT)方案的第三实施例的电路图。图3提供了FIT方案的示例电阻特性。图4是可在多个系统部件之间利用OPIO接口的系统的一个实施例的方框图。图5是FIT的一个实施例的阻抗图。图6是电子系统的一个实施例的方框图。具体实施方式在下面的说明书中,提出许多特定细节。然而,本专利技术的实施例在没有这些特定细节的情况下也是可以实施的。在其它情况下,众所周知的电路、结构和技术没有详细示出,以免混淆对本说明书的理解。本文描述了一种封装件上I/O(OPIO)接口,该接口通过使用非常低的功率、非常小的面积和非常短的等待时间而在多芯片封装件(MCP)中的芯片之间提供非常高带宽的I/O,来解决常规I/O接口的问题。OPIO可以是有用的,例如,用来使用相较于常规I/O低一个数量级的每比特能量和每带宽面积将处理器互连至存储器(eDRAM/DRAM)、另一处理器、芯片组、图形处理器或MCP中的任意其他芯片。本文描述的接口的各种不同的实施例包括下列部件中的一个或多个:(1)具有较小的管芯至管芯间隙的MCP中的IC芯片之间的单端高速I/O接口(例如,CMOS接口);(2)阻抗匹配的发送器(例如,CMOS发送器),其不具有接收器端接或具有非常微弱的端接,并且不具有均衡;(3)用于信号群集的所转发时钟信号,其具有长度匹配的路由,用来最小化或消除每个引脚的抗扭斜(de-skew);和/或(4)已降低的静电放电(ESD)保护(例如50V、70V、95V、100V),用来提供较小的焊盘电容及较高的数据率。MCP中的密集芯片组件(closechipassembly)能够实现非常短的长度匹配I/O迹线,其又使本文描述的OPIO架构能够使用已简化的单端I/O和定时电路以高带宽运行,以便降低功率、减小面积以及缩短等待时间。在一个实施例中,对于所需的带宽,具有最小凸块节距的高速单端I/O减小了凸块限定的硅面积。在一个实施例中,使用不具有接收器端接或具有微弱接收器端接并且不具有均衡的CMOS发送器与接收器能降低I/O功率。在芯片间的距离较长的另一个实施例中,启用可选的微弱至完全匹配的接收器端接,以便以I/O功率为代价来实现高数据率。由于审慎的长度匹配的路由降低了时钟功率,因此可实现具有每信号群集转发的时钟且不具有每引脚抗扭斜的已简化定时。因此,本文描述的OPIO架构以非常低的功率、非常小的面积和非常短的等待时间在芯片之间提供高带宽。具有OPIO的MCP在没有显著的功率和面积开销的情况下提供产品灵活性、工艺灵活性和管芯面积灵活性。本文描述的OPIO架构还能针对以较低数据率的小形状因数的移动应用扩展至具有完全ESD保护的密集分离式封装件(closediscretepackages)。可以以较高的数据率使用多电平(例如,M-PAM)信令,用来抑制时钟频率。图1是多芯片封装件(MCP)的一个实施例的方框图,该多芯片封装件具有位于至少两个芯片之间的封装件上输入/输出(OPIO)接口。图1的示例示出了具有接口的两个芯片;然而,封装件内任意数量的芯片均可利用本文描述的技术进行互连。封装件100可为可包括多个集成电路芯片的任意类型封装件。在图l的示例中,封装件100包括芯片120及芯片140。这些芯片可以是例如处理器、存储器芯片、图形处理器等等。在一个实施例中,芯片120包括OPIO发送器125和OPIO接收器130。类似地,芯片140包括OPIO发送器145和OPIO接收器150。发送器125与接收器150耦合,并且发送器145与接收器130耦合。在一个实施例中,芯片120和芯片140之间的间隙175比较小。在一个实施例中,间隙175小于20mm。在一个实施例中,间隙175小于10mm。在一个实施例中,间隙175约为1.5mm。在其他实施例中,间隙175可以小于1.5mm。一般而言,间隙175越小,可以在芯片之间提供的带宽就越大。在一个实施例中,发送器125与接收器150之间的接口以及发送器145与接收器130之间的接口是单端的较高速接口。在一个实施例中,这些接口是芯片120与芯片140之间的CMOS接口。在一个实施例中,发送器125及145是阻抗匹配的CMOS发送器,并且不提供端接或均衡。在一个实施例中,发送器125及145是阻抗匹配的CMOS发送器且具有非常微弱本文档来自技高网...
用于封装件上输入/输出架构的非线性端接

【技术保护点】
一种装置,包括:第一管芯上的第一组单端发送器电路;第二管芯上的第一组单端接收器电路,其中所述接收器电路具有端接电路,所述端接电路包括反相器和电阻性反馈元件;以及在第一组发送器电路与第一组接收器电路之间的多根导线,其中所述多根导线的长度是匹配的。

【技术特征摘要】
【国外来华专利技术】1.一种封装件装置,包括:第一管芯上的第一组单端发送器电路;第二管芯上的第一组单端接收器电路,其中所述接收器电路具有端接电路,所述端接电路包括反相器和电阻性反馈元件;在第一组单端发送器电路与第一组单端接收器电路之间的多根导线,其中所述多根导线的长度是匹配的;第二管芯上的第二组单端发送器电路;第一管芯上的第二组单端接收器电路,其中所述接收器电路具有端接电路,所述端接电路包括反相器和电阻性反馈元件;以及在第二组单端发送器电路与第二组单端接收器电路之间的多根导线,其中所述多根导线的长度是匹配的,其中,所述第一管芯上的端接电路和所述第二管芯上的端接电路均具有非线性电流-电压特性。2.如权利要求1的装置,其中第一管芯包括至少一个处理器核心,该装置进一步包括与所述处理器核心耦合的触摸屏接口。3.如权利要求l的装置,其中在第一管芯与第二管芯之间的间隙小于20mm。4.如权利要求3的装置,其中所述间隙等于或小于1.5mm。5.如权利要求1的装置,其中第一管芯、第二管芯以及所述多根导线全部布置在单个集成电路封装件内。6.一种平板计算设备,包括:触摸屏接口;第一管芯上的第一组单端发送器电路;第二管芯上的第一组单端接收器电路,其中所述接收器电路具有端接电路,所述端接电路包括反相器和电阻性反馈元件;在第一组单端发送器电路与第一组单端接收器电路之间的多根导线,其中所述多根导线的长度是匹配的;第二管芯上的第二组单端发送器电路;第一管芯上的第二组单端接收器电路,其中所述接收器电路具有端接电路,所述端接电路包括反相器和电阻性反馈元件;以及在第二组单端发送器电路与第二组单端接收器电路之间的多根导线,其中所述多根导线的长度是匹配的,其中,所述第一管芯...

【专利技术属性】
技术研发人员:T·W·梅林格尔M·E·格里菲思G·巴拉穆鲁根T·P·托马斯R·库马
申请(专利权)人:英特尔公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1