一种连续时间预加重电流模驱动器制造技术

本发明专利技术公开了一种连续时间预加重电流模驱动器，第一、二晶体管的栅极分别为第一、二信号输入端；第一晶体管与第二晶体管的源极连接到第一电流源；第一、二晶体管的漏极分别通过第一、二负载电阻与电源/地相连接；第三晶体管的栅极与第三晶体管的漏极通过电阻相连，第四晶体管的栅极与第四晶体管的漏极通过电阻相连；第三晶体管和第四晶体管的栅极分别通过电容与地/电源相连接；第三晶体管与第四晶体管的源极连接到第二电流源；第三晶体管与第一晶体管的漏极的连接点为第一信号输出端，第四晶体管与第二晶体管的漏极的连接点为第二信号输出端。本发明专利技术不仅扩展了电流模逻辑驱动器的带宽，而且，在很大程度上降低了电路的功耗和面积。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种连续时间预加重电流模驱动器，第一、二晶体管的栅极分别为第一、二信号输入端；第一晶体管与第二晶体管的源极连接到第一电流源；第一、二晶体管的漏极分别通过第一、二负载电阻与电源/地相连接；第三晶体管的栅极与第三晶体管的漏极通过电阻相连，第四晶体管的栅极与第四晶体管的漏极通过电阻相连；第三晶体管和第四晶体管的栅极分别通过电容与地/电源相连接；第三晶体管与第四晶体管的源极连接到第二电流源；第三晶体管与第一晶体管的漏极的连接点为第一信号输出端，第四晶体管与第二晶体管的漏极的连接点为第二信号输出端。本专利技术不仅扩展了电流模逻辑驱动器的带宽，而且，在很大程度上降低了电路的功耗和面积。【专利说明】一种连续时间预加重电流模驱动器
本专利技术涉及一种连续时间预加重电流模驱动器，适用于任何需要提高高速电流模 逻辑驱动器的带宽和数据边沿压摆率的应用，属于半导体集成电路设计与制造领域。
技术介绍
随着芯片内部和芯片与芯片之间数据传输需求的不断提高，高速接口电路成为现 代集成电路设计中的关键问题。用户希望在提高传输速率的同时降低电路成本，将高速集 成电路设计推向了半导体工艺制程的极限。电流模逻辑凭借其在速度方面的优越性被广泛 应用于高速数据传输电路。然而，由于信道有限带宽的影响，电流模逻辑在千兆比特每秒的 应用中也受到了速度限制。高速接口电路通常采用均衡的方法扩展带宽，均衡在发送端被 叫做预加重电路。 使用最广泛的预加重电路是图1所示的离散时间预加重电路，它通过提高信号中 高频分量的幅度来扩展电路带宽。其工作原理为，如图1所示，数据信号X(t)被延迟一个 数据比特的时间⑴后，与X(t)共同驱动负载和传输线。因为Driver和Pre-emphasis Driver的输出电流以相反的方向驱动负载，当数据发生跳变时，二者电流相加，输出信号幅 度提高；当数据保持不变时，二者电流相减，输出信号幅度降低。图2为经过离散时间预加 重后，发送器发送出的信号波形图。在时域中，离散时间预加重表现为信号的过冲，在频域 中，电路的幅频响应为高通函数。由于实现离散时间预加重需要额外的时钟控制电路和两 个数据信号通路，因此电路的面积和功耗较大。
技术实现思路
针对现有技术存在的不足，本专利技术目的是提供一种连续时间预加重电流模驱动 器，不需要额外的时钟控制电路和延迟数据通路，可以用很小的面积和功耗达到提高数据 转换边沿压摆率，以达到扩展电流模逻辑驱动器带宽的目的。 为了实现上述目的，本专利技术是通过如下的技术方案来实现： 本专利技术的一种连续时间预加重电流模驱动器，包括电流模逻辑驱动电路和带宽扩 展电路；电流模逻辑驱动电路包括以差分对方式连接的第一晶体管、第二晶体管、第一负载 电阻、第二负载电阻和与地/电源相连接的第一电流源；第一晶体管的栅极和第二晶体管 的栅极分别为第一信号输入端和第二信号输入端；第一晶体管的源极与第二晶体管的源极 连接到第一电流源；第一晶体管的漏极和第二晶体管的漏极分别通过第一负载电阻和第二 负载电阻与电源/地相连接；带宽扩展电路包括以差分对方式连接的第三晶体管、第四晶 体管、两个电阻、两个电容和与地/电源相连接的第二电流源；第三晶体管的栅极与第三 晶体管的漏极通过一个电阻相连，第四晶体管的栅极与第四晶体管的漏极通过一个电阻相 连；第三晶体管的栅极和第四晶体管的栅极还分别通过一个电容与地/电源相连接；第三 晶体管的源极与第四晶体管的源极连接到第二电流源；第三晶体管的漏极与第一晶体管的 漏极的连接点为第一信号输出端，第四晶体管的漏极与第二晶体管的漏极的连接点为第二 信号输出端；第三晶体管和第四晶体管使第一信号输出端和第二信号输出端输出的信号幅 频响应为高通函数，用于补偿信道对高频信号的衰减。 上述第一晶体管、第二晶体管、第三晶体管和第四晶体管具体采用的是NM0S晶体 管。 上述第一晶体管、第二晶体管、第三晶体管和第四晶体管具体采用的是PM0S晶体 管。 上述第一电流源包括一个用于驱动差分对的恒流源和至少一个与恒流源并联的 可调电流源。 上述第二电流源采用的是一个可调电流源。 本专利技术通过带宽扩展电路来提高传统电流模逻辑驱动电路数据转换边沿的压摆 率，以达到扩展电流模逻辑驱动器带宽的目的；与现有的离散时间预加重相比，本专利技术不需 要额外的时钟控制电路和延时数据信号通路，可以在很大程度上降低电路的功耗和面积， 进而降低了成本。 【专利附图】【附图说明】 图1为现有的离散时间预加重电路实现示意图； 图2为经过离散时间预加重后，发送器发送出的波形图； 图3为本专利技术的实施例1的连续时间预加重电流模驱动器的电路图； 图4为本专利技术的实施例2的连续时间预加重电流模驱动器的电路图。 【具体实施方式】 为使本专利技术实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合 【具体实施方式】，进一步阐述本专利技术。 实施例1 : 参见图3,以电源为参考的电流模驱动器10包括一个传统的电流模逻辑驱动电路 100和一个带宽扩展电路110。 电流模逻辑驱动电路100包括以差分对方式连接的NM0S管Ml 101、NM0S管M2102、 第一负载电阻R1103、第二负载电阻R2104和接地的第一电流源，第一电流源包括驱动差分 对的恒流源11105和可调电流源108。 NM0S管M1101的栅极连接到输入信号线IN+120,源极连接到恒流源11105和可调 电流源108,漏极连接到负载电阻R1103和输出信号线Out-123。 NM0S管M2102的栅极连接到输入信号线IN-121，源极连接到恒流源11105和可调 电流源108,漏极连接到负载电阻R2104和输出信号线Out+122。 负载电阻R1103和负载电阻R2104的另一端接电源VDD209。 当一对差分信号通过输入信号线IN+和IN-加载到电流模逻辑驱动电路100的输 入端时，若IN+上的信号由高电平转换为低电平，则NM0S管M1101由导通状态转换为截止 状态，NM0S管M2102由截止状态转换为导通状态，使电流源切换它的流动方向在负载电阻 R2104上产生压降，而负载电阻R1103上没有压降，因此输出信号线Out-123转换为高电平， 输出信号线〇ut+122转换为低电平。 带宽扩展电路110包括以差分对方式连接的NM0S管M3111、NM0S管M4112、电阻 R3113、电阻R4114、电容C1118、电容C2119和接地的第二电流源，第二电流源为可调电流源 117。 NM0S管M3111的栅极连接到电阻R3113的一端和电容C1118,源极连接到可调电 流源117,漏极连接到电阻R3113的另一端和输出信号线Out-123。 NM0S管M4112的栅极连接到电阻R4114的一端和电容C2119,源极连接到可调电 流源117,漏极连接到电阻R4114的另一端和输出信号线Out+122。 电容C1118的另一端和电容C2119的另一端接地。 其中，NM0S管M1101和NM0S管M2102组成的差分对为主放大级，NM0S管M3111和 NM0S管M本文档来自技高网...

【技术保护点】
一种连续时间预加重电流模驱动器，其特征在于，包括电流模逻辑驱动电路和带宽扩展电路；所述电流模逻辑驱动电路包括以差分对方式连接的第一晶体管、第二晶体管、第一负载电阻、第二负载电阻和与地/电源相连接的第一电流源；所述第一晶体管的栅极和第二晶体管的栅极分别为第一信号输入端和第二信号输入端；所述第一晶体管的源极与第二晶体管的源极连接到第一电流源；所述第一晶体管的漏极和第二晶体管的漏极分别通过第一负载电阻和第二负载电阻与电源/地相连接；所述带宽扩展电路包括以差分对方式连接的第三晶体管、第四晶体管、两个电阻、两个电容和与地/电源相连接的第二电流源；所述第三晶体管的栅极与第三晶体管的漏极通过一个电阻相连，所述第四晶体管的栅极与第四晶体管的漏极通过一个电阻相连；所述第三晶体管的栅极和第四晶体管的栅极还分别通过一个电容与地/电源相连接；所述第三晶体管的源极与第四晶体管的源极连接到第二电流源；所述第三晶体管的漏极与第一晶体管的漏极的连接点为第一信号输出端，所述第四晶体管的漏极与第二晶体管的漏极的连接点为第二信号输出端；所述第三晶体管和第四晶体管使第一信号输出端和第二信号输出端输出的信号幅频响应为高通函数，用于补偿信道对高频信号的衰减。...

【技术特征摘要】

【专利技术属性】
技术研发人员：易金刚，刘俊杰，彭瑱，李静，李林，
申请(专利权)人：苏州加古尔微电子科技有限公司，
类型：发明
国别省市：江苏;32