栅极的形成方法技术

一种栅极的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有栅介质材料层，所述栅介质材料层上具有保护材料层，所述保护材料层上具有伪栅材料层；刻蚀所述伪栅材料层，在所述保护材料层上形成伪栅；在所述伪栅的侧壁表面外延形成第一侧墙；以所述伪栅和所述第一侧墙为掩膜刻蚀所述保护材料层，形成保护层，所述保护层的宽度大于所述伪栅的宽度；在所述第一侧墙的侧壁表面外延形成第二侧墙；以所述伪栅和第二侧墙为掩膜刻蚀所述栅介质材料层，形成栅介质层，所述栅介质层的宽度大于所述保护层的宽度。本发明专利技术所形成的栅极中栅介质层、保护层和伪栅呈阶梯状结构，性能佳。

【技术实现步骤摘要】
栅极的形成方法
本专利技术涉及半导体
，尤其涉及一种栅极的形成方法。
技术介绍
随着半导体器件的特征尺寸越来越小，核心器件所占用面积也相应减小，导致单位面积的能量密度大幅增加，漏电流问题更加凸显。因此在45纳米节点以下的工艺中，传统的以二氧化硅材料作为栅介质层的工艺已经遇到瓶颈，无法满足半导体器件的工艺需求。为解决上述问题，目前普遍采用高介电常数（高K）介质材料作为栅介质层，然后，在所述栅介质层上形成金属材料的栅电极，构成高K金属栅（HKMG）结构，以减小漏电流。请参考图1，图1为现有技术形成的高K金属栅的剖面结构示意图，包括：半导体衬底100；位于所述半导体衬底100上的栅介质层101；位于所述栅介质层101上的保护层102；位于所述保护层102上的伪栅103。后续形成覆盖所述栅介质层101、保护层102和伪栅103的介质层（未图示），所述介质层的顶表面与所述伪栅103的顶表面齐平；去除所述伪栅103，形成开口（未图示）；在所述开口内填充金属材料，形成金属栅极（未图示）。但是在后续的高温过程中，例如在源区和漏区离子注入后的杂质激活过程或薄膜沉积过程中，所述栅介质层101、所述保护层102和所述伪栅103会发生不同程度的收缩，导致所述栅介质层101的宽度小于所述伪栅103的宽度，影响后续形成金属栅极的形貌，进而导致MOS晶体管性能不佳。
技术实现思路
本专利技术解决的问题是现有技术形成的栅极在热处理过程后栅介质层的宽度小于伪栅的宽度。为解决上述问题，本专利技术提供了一种栅极的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有栅介质材料层，所述栅介质材料层上具有保护材料层，所述保护材料层上具有伪栅材料层；刻蚀所述伪栅材料层，在所述保护材料层上形成伪栅；在所述伪栅的侧壁表面外延形成第一侧墙；以所述伪栅和所述第一侧墙为掩膜刻蚀所述保护材料层，直至暴露出所述栅介质材料层，形成保护层，所述保护层的宽度大于所述伪栅的宽度；在所述第一侧墙的侧壁表面外延形成第二侧墙；以所述伪栅和第二侧墙为掩膜刻蚀所述栅介质材料层，直至暴露出所述半导体衬底表面，形成栅介质层，所述栅介质层的宽度大于所述保护层的宽度；去除所述第二侧墙和所述第一侧墙。可选的，所述第一侧墙和所述第二侧墙的材料为硅锗。可选的，去除所述第二侧墙和所述第一侧墙的工艺为湿法刻蚀，所述湿法刻蚀采用NH4·NO3·HCl溶液、或者NH4·NO3·HCl和H2O2的混合溶液。可选的，在所述伪栅的侧壁表面外延形成第一侧墙、以及在所述第一侧墙的侧壁表面外延形成第二侧墙采用选择性外延工艺。可选的，所述第一侧墙和所述第二侧墙的宽度范围为1埃～50埃。可选的，所述第一侧墙的宽度与所述第二侧墙的宽度相等或者不相等。可选的，还包括在所述伪栅材料层上形成硬掩膜层，且在刻蚀所述伪栅材料层的同时刻蚀所述硬掩膜层。可选的，所述伪栅材料层为多晶硅层，所述保护材料层为氮化钛层。可选的，所述栅介质材料层为高介电常数材料，所述高介电常数材料为HfO2、ZrO2、Al2O3、HfSiO、HfSiON、HfTaO和HfZrO中的一种或几种。可选的，还包括，在去除所述第二侧墙和所述第一侧墙之后，在所述伪栅、保护层和栅介质层两侧形成第三侧墙；去除所述伪栅，形成开口；在所述开口内形成金属栅极。本专利技术还提供了一种栅极的形成方法，包括：提供半导体衬底，所述半导体衬底具有第一区域和第二区域，所述半导体衬底表面具有栅介质材料层，所述栅介质材料层上具有保护材料层，所述保护材料层上具有伪栅材料层；刻蚀所述伪栅材料层，在所述半导体衬底第一区域的保护材料层上形成第一伪栅，在所述半导体衬底第二区域的保护材料层上形成第二伪栅；在所述第一伪栅的侧壁表面外延形成第一侧墙，在所述第二伪栅的侧壁表面外延形成第二侧墙；以所述第一伪栅、所述第一侧墙、所述第二伪栅和所述第二侧墙为掩膜刻蚀所述保护材料层，直至暴露出所述栅介质材料层，在第一区域的栅介质材料层上形成第一保护层，在第二区域的栅介质材料层上形成第二保护层，所述第一保护层的宽度大于所述第一伪栅的宽度，所述第二保护层的宽度大于所述第二伪栅的宽度；形成覆盖所述第一区域的掩膜层，去除所述第二侧墙；去除所述阻挡层，在所述第一侧墙的侧壁表面外延形成第三侧墙，在所述第二伪栅的侧壁表面外延形成第四侧墙；以所述第一伪栅、第一侧墙、第三侧墙、第二伪栅和第四侧墙为掩膜刻蚀所述栅介质材料层，直至暴露出所述半导体衬底表面，在第一区域形成第一栅介质层，在第二区域形成第二栅介质层，所述第一栅介质层的宽度大于所述第一保护层的宽度，所述第二栅介质层的宽度大于所述第二保护层的宽度；去除所述第一侧墙、所述第三侧墙和所述第四侧墙。可选的，所述第一侧墙、第二侧墙、第三侧墙和第四侧墙的材料为硅锗。可选的，去除所述第二侧墙、以及去除所述第一侧墙、所述第三侧墙和所述第四侧墙的工艺为湿法刻蚀，所述湿法刻蚀采用NH4·NO3·HCl溶液、或者NH4·NO3·HCl和H2O2的混合溶液。可选的，形成所述第一侧墙、所述第二侧墙、所述第三侧墙和所述第四侧墙的工艺为选择性外延工艺。可选的，所述第一侧墙、所述第二侧墙、所述第三侧墙和所述第四侧墙的宽度范围为1埃～50埃。可选的，所述第一侧墙的宽度与所述第三侧墙的宽度相等或者不相等，所述第二侧墙的宽度与所述第四侧墙的宽度相等或者不相等。可选的，还包括在所述伪栅材料层上形成硬掩膜层，且在刻蚀所述伪栅材料层的同时刻蚀所述硬掩膜层。可选的，所述伪栅材料层为多晶硅层，所述保护材料层为氮化钛层。可选的，所述栅介质材料层为高介电常数材料，所述高介电常数材料为HfO2、ZrO2、Al2O3、HfSiO、HfSiON、HfTaO和HfZrO中的一种或几种。可选的，还包括，在去除所述第一侧墙、所述第三侧墙和所述第四侧墙之后，在所述第一伪栅、第一保护层和第一栅介质层两侧形成第五侧墙，在所述第二伪栅、第二保护层和第二栅介质层两侧形成第六侧墙；去除所述第一伪栅，形成第一开口，去除所述第二伪栅，形成第二开口；在所述第一开口内形成第一金属栅极，在所述第二开口内形成第二金属栅极。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术第一实施例的栅极的形成方法中，在伪栅的侧壁表面外延形成第一侧墙，以所述伪栅和第一侧墙为掩膜刻蚀保护材料层，所形成的保护材料层的宽度大于所述伪栅的宽度；再在所述第一侧墙的侧壁表面外延形成第二侧墙，以所述伪栅和第二侧墙为掩膜刻蚀栅介质材料层，所形成的栅介质层的宽度大于所述保护层的宽度。所述栅介质层、保护层和伪栅形成阶梯状结构，可以在后续的热处理过程中，防止由于所述栅介质层和所述保护层的收缩率大于所述伪栅的收缩率而导致的所述栅介质层和所述保护层的宽度小于所述伪栅的宽度。另外，采用外延工艺形成第一侧墙和第二侧墙，所述第一侧墙和第二侧墙的宽度和形成位置容易控制，且不会对栅介质材料层造成损伤。本专利技术第二实施例的栅极的形成方法中，在第一伪栅的侧壁表面外延形成第一侧墙，在第二伪栅的侧壁表面外延形成第二侧墙，以所述第一伪栅、第一侧墙、第二伪栅和第二侧墙为掩膜刻蚀保护材料层，形成第一保护层和第二保护层，所述第一保护层的宽度大于所述第一伪栅的宽度，所述第二保护层的宽度大于所述第二伪栅的宽度；再去除所述第二侧墙，在所述第本文档来自技高网...

【技术保护点】
一种栅极的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底表面具有栅介质材料层，所述栅介质材料层上具有保护材料层，所述保护材料层上具有伪栅材料层；刻蚀所述伪栅材料层，在所述保护材料层上形成伪栅；在所述伪栅的侧壁表面外延形成第一侧墙；以所述伪栅和所述第一侧墙为掩膜刻蚀所述保护材料层，直至暴露出所述栅介质材料层，形成保护层，所述保护层的宽度大于所述伪栅的宽度；在所述第一侧墙的侧壁表面外延形成第二侧墙；以所述伪栅和第二侧墙为掩膜刻蚀所述栅介质材料层，直至暴露出所述半导体衬底表面，形成栅介质层，所述栅介质层的宽度大于所述保护层的宽度；去除所述第二侧墙和所述第一侧墙。

【技术特征摘要】
1.一种栅极的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底表面具有栅介质材料层，所述栅介质材料层上具有保护材料层，所述保护材料层上具有伪栅材料层；刻蚀所述伪栅材料层，在所述保护材料层上形成伪栅；在所述伪栅的侧壁表面外延形成第一侧墙；以所述伪栅和所述第一侧墙为掩膜刻蚀所述保护材料层，直至暴露出所述栅介质材料层，形成保护层，所述保护层的宽度大于所述伪栅的宽度；在所述第一侧墙的侧壁表面外延形成第二侧墙；以所述伪栅和第二侧墙为掩膜刻蚀所述栅介质材料层，直至暴露出所述半导体衬底表面，形成栅介质层，所述栅介质层的宽度大于所述保护层的宽度；去除所述第二侧墙和所述第一侧墙；在所述伪栅、保护层和栅介质层两侧形成第三侧墙。2.如权利要求1所述的栅极的形成方法，其特征在于，所述第一侧墙和所述第二侧墙的材料为硅锗。3.如权利要求2所述的栅极的形成方法，其特征在于，去除所述第二侧墙和所述第一侧墙的工艺为湿法刻蚀，所述湿法刻蚀采用NH4·NO3·HCl溶液、或者NH4·NO3·HCl和H2O2的混合溶液。4.如权利要求1所述的栅极的形成方法，其特征在于，在所述伪栅的侧壁表面外延形成第一侧墙、以及在所述第一侧墙的侧壁表面外延形成第二侧墙采用选择性外延工艺。5.如权利要求1所述的栅极的形成方法，其特征在于，所述第一侧墙和所述第二侧墙的宽度范围为1埃～50埃。6.如权利要求1所述的栅极的形成方法，其特征在于，所述第一侧墙的宽度与所述第二侧墙的宽度相等或者不相等。7.如权利要求1所述的栅极的形成方法，其特征在于，还包括在所述伪栅材料层上形成硬掩膜层，且在刻蚀所述伪栅材料层的同时刻蚀所述硬掩膜层。8.如权利要求1所述的栅极的形成方法，其特征在于，所述伪栅材料层为多晶硅层，所述保护材料层为氮化钛层。9.如权利要求1所述的栅极的形成方法，其特征在于，所述栅介质材料层为高介电常数材料，所述高介电常数材料为HfO2、ZrO2、Al2O3、HfSiO、HfSiON、HfTaO和HfZrO中的一种或几种。10.如权利要求1所述的栅极的形成方法，其特征在于，还包括，在形成所述第三侧墙之后，去除所述伪栅，形成开口；在所述开口内形成金属栅极。11.一种栅极的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有第一区域和第二区域，所述半导体衬底表面具有栅介质材料层，所述栅介质材料层上具有保护材料层，所述保护材料层上具有伪栅材料层；刻蚀所述伪栅材料层，在所述半导体衬底第一区域的保护材料层上形成第一伪栅，在所述半导体衬底第二区域的保护材料层上形成第二伪栅；在所述第一伪栅的侧壁表面外延形成第一侧墙，在所述第二伪栅的侧壁表面外延形成第二侧墙；以所述第一伪栅、所述第一侧墙、所述第二伪...

【专利技术属性】
技术研发人员：王新鹏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31