一种MIM电容器及其制作方法技术

本申请公开了一种新MIM电容器及其制作方法，该MIM电容器与金属互连层的金属线和金属衬垫同步制作，以金属钨栓塞作为MIM电容器的上下电极，上下电极之间具有绝缘层，上下电极的另一端分别与其他金属互连层中的金属衬垫形成电接触，避免了原有MIM电容器结构制造中的MIM-ARCING和MIM bridge缺陷，有效提高产品的良率，降低制造成本。

【技术实现步骤摘要】
一种MIM电容器及其制作方法
本专利技术涉及半导体制作领域，特别涉及一种新MIM电容器及其制作方法。
技术介绍
当前，半导体集成电路（IC）制造主要是在半导体材料衬底（例如：硅衬底）的晶片器件面上制作各种半导体器件（比如MOSFET器件）并组成电路，半导体器件所在的器件层制作完毕后，还要在器件层之上制作金属互连层，由金属互连层为半导体器件之间的信号传输提供物理通道。金属互连层的制作称为金属互连层工艺（BEOL）。现有技术中，BEOL通常是指在金属间电介质（IMD）中刻蚀通孔（via）和沟槽（trench）并在其中填充金属形成金属连线和金属衬垫（metalpad），其中，IMD用于metalpad和金属连线在金属互连层中的电绝缘，由金属连线将半导体器件的各部分（比如MOSFET器件的栅极、源极和漏极）与metalpad之间电连接。业界将能够实现特定逻辑功能的IC称为芯片。为了扩展存储器、微波、射频、智能卡、高压和滤波器等芯片的功能，在芯片中加入电容器作为其中的重要组成单元，该类芯片称为嵌入式电容器芯片。在嵌入式电容器芯片中广泛采用的电容器结构是平行于硅衬底的金属—绝缘体—金属（Metal-Insulator-Metal，MIM）电容器。其中金属的制作工艺采用与金属互连工艺相兼容的铜、铝等，绝缘体则是氮化硅、氧化硅等高介电常数的电介质材料。图1为现有技术在金属互连层中制作的MIM电容器的结构示意图，其制作工艺流程如下：在某个金属互连层的金属衬垫（M2）制作完成后，首先在M2的表面生长一层绝缘层，再通过物理气相沉积（PVD）在绝缘层上生长一金属层，从而以M2为下电极，金属层为上电极形成一个导体-绝缘体-导体结构的电容器，来实现电容器的功能。我们发现上述MIM电容器制作工艺经常会出现一种严重的缺陷MIM电弧（MIM-ARCING），这种缺陷是在电容器的绝缘层上PVD生长金属层的时候放电形成的，该缺陷有很高的次品率（killratio）,PVD的机台都会产生这种缺陷。同时与没有MIM电容器的产品相比，MIM电容器结构会增加多个工艺步骤来定义MIM电容器中金属层的图案以作为MIM电容器的电极，增加工艺步骤的同时必然提高产品的生产成本和减慢出货速度。同时，金属层刻蚀形成电极步骤中的桥接（bridge）缺陷对CP也有致命影响。此外，MIM电容器中处于中间位置的绝缘层（其材料为二氧化硅或者多孔二氧化硅PEOX）和PVD生长金属层的厚度控制非常的关键，所以在半导体芯片生产中MIM电容器的制作对机台的状况要求非常高。这样就会大幅度增加机台和相关的维护使用成本。
技术实现思路
有鉴于此，本专利技术提供一种MIM电容器及其制造方法，能够避免原有MIM电容器结构的制作过程中，在电容器的绝缘层上PVD生长金属层步骤的MIM电弧和刻蚀金属层造成的MIM桥接缺陷，且难以控制绝缘层和上层金属层的厚度的问题。本专利技术的技术方案是这样实现的：一种MIM电容器，位于嵌入式电容器芯片的金属互连层中，其特征在于，该MIM电容器的结构包括：由金属钨构成的第一钨栓塞、第二钨栓塞，以及绝缘层；所述第一钨栓塞和所述第二钨栓塞分别作为上电极和下电极，所述第一钨栓塞的顶端和第二钨栓塞的底端相对，所述绝缘层位于所述第一钨栓塞和第二钨栓塞相对的两端之间。当所述绝缘层位于非顶层金属互连层时，所述绝缘层的厚度范围是300埃到500埃；当所述绝缘层位于顶层金属互连层时，所述绝缘层的厚度范围是大于等于550埃。所述第一钨栓塞504和第二钨栓塞132的底部和侧壁所成夹角的范围是大于90°且小于等于95°。所述绝缘层与第二金属互连层中的金属衬垫位于同一水平层面，所述第一钨栓塞与所述第二金属互连层上方的第三金属互连层中的金属衬垫相连，所述第二钨栓塞与所述第二金属互连层下方的第一金属互连层中的金属衬垫相连。一种MIM电容器制作方法，应用于嵌入式电容器芯片的金属互连层，该方法包括：提供一晶片，所述晶片的晶片器件面上具有第一金属互连层，该方法还包括：在所述第一金属互连层上沉积第一高密度等离子体层介质层；光刻后第一刻蚀所述第一高密度等离子体层间介质层，形成第二通孔；所述第二通孔中填充金属钨，在所述第二通孔中形成第一钨栓塞；在所述晶片器件面沉积金属层；光刻后第二刻蚀去除所述第一钨栓塞上方的部分金属层，形成金属衬垫；所述晶片器件面沉积绝缘层并化学机械研磨去除所述金属衬垫上方的部分绝缘层；所述晶片器件面沉积第二高密度等离子体层间介质层，光刻后第三刻蚀所述第二高密度等离子体层间介质层，形成第四通孔；所述第四通孔中填充金属钨，在所述第四通孔中形成第二钨栓塞。当所述绝缘层位于非顶层金属互连层时，所述绝缘层的厚度范围是300埃到500埃；当所述绝缘层位于顶层金属互连层时，所述绝缘层的厚度范围是大于等于550埃。所述第一钨栓塞和第二钨栓塞的底部和侧壁所成夹角的范围是大于90°且小于等于95°。所述填充金属钨的方法是物理气相沉积。该方法进一步包括：所述光刻后第一刻蚀所述第一高密度等离子体层间介质层，还形成第一通孔；所述第二通孔中填充金属钨的同时，在所述第一通孔中填充金属钨，在所述第一通孔中形成第二金属互连层的金属线；所述光刻后第三刻蚀所述第二层间介质层，还形成第三通孔；所述第四通孔中填充金属钨的同时，在所述第三通孔中填充金属钨，在所述第三通孔中形成第三金属互连层的金属线。从上述方案可以看出，本专利技术提出一种MIM电容器及其制作方法，该MIM电容器以在制作金属线的同时制作金属钨栓塞作为MIM电容器的上下电极，在制作完成金属衬垫后形成MIM电容器的绝缘层，形成导体-绝缘层-导体的MIM电容器结构，以代替原有MIM电容器制造工艺中采用的先在金属衬垫上制作电容器的绝缘层，然后PVD生长金属层以及金属层刻蚀形成电极的步骤，避免形成MIM-ARCING和MIMbridge缺陷，从而有效提高产品的良率，降低制造成本。附图说明图1为现有技术中MIM电容器的结构示意图；图2～13为本专利技术的实施例在半导体器件层上方的第一金属互连层之上制作MIM电容器的剖面结构示意图；图14为本专利技术的实施例在半导体器件层上方的第一金属互连层之上制作MIM电容器的工艺步骤流程图。具体实施方式为使本专利技术的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本专利技术作进一步详细说明。具体实施例本专利技术提供一种MIM电容器以及其制作方法，应用于嵌入式电容器芯片的制作，提供一晶片，该晶片的晶片器件面从下至上依次为硅衬底、半导体器件层以及第一金属互连层，下面以在半导体器件层上方的第一金属互连层之上制作MIM电容器的步骤为例，结合图2～14，详细说明嵌入式电容器芯片中MIM电容器的制作方法。步骤101、图2为本专利技术的实施例在半导体器件层上方的第一金属互连层之上制作MIM电容器的步骤101剖面结构示意图，如图2所示，第一金属互连层200上沉积第一高密度等离子体（HDP）层间介质层201。本步骤中，仅仅以第一金属互连层为例进行说明，金属层605第一金属互连层在实际应用中可以为任意一层金属互连层，并不局限于与半导体器件层直接相连的第一个金属互连层。沉积第一HDP层间介质层201的方法和步骤为现有技术，不再赘述。步骤102、图3为本发本文档来自技高网...

【技术保护点】
一种MIM电容器，位于嵌入式电容器芯片的金属互连层中，其特征在于，该MIM电容器的结构包括：由金属钨构成的第一钨栓塞、第二钨栓塞以及绝缘层；所述第一钨栓塞和所述第二钨栓塞分别作为上电极和下电极，所述第一钨栓塞的顶端和第二钨栓塞的底端相对，所述绝缘层位于所述第一钨栓塞和第二钨栓塞相对的两端之间。

【技术特征摘要】
1.一种MIM电容器，位于嵌入式电容器芯片的金属互连层中，其特征在于，该MIM电容器的结构包括：由金属钨构成的第一钨栓塞、第二钨栓塞以及绝缘层；所述第一钨栓塞和所述第二钨栓塞分别作为上电极和下电极，所述第一钨栓塞的顶端和第二钨栓塞的底端相对，所述绝缘层位于所述第一钨栓塞和第二钨栓塞相对的两端之间；所述绝缘层与第二金属互连层中的金属衬垫位于同一水平层面，所述第一钨栓塞与所述第二金属互连层上方的第三金属互连层中的金属衬垫相连，所述第二钨栓塞与所述第二金属互连层下方的第一金属互连层中的金属衬垫相连。2.如权利要求1所述的MIM电容器，其特征在于，当所述绝缘层位于非顶层金属互连层时，所述绝缘层的厚度范围是300埃到500埃；当所述绝缘层位于顶层金属互连层时，所述绝缘层的厚度范围是大于等于550埃。3.如权利要求1所述的MIM电容器，其特征在于，所述第一钨栓塞和第二钨栓塞的底部和侧壁所成夹角的范围是大于90°且小于等于95°。4.一种MIM电容器制作方法，应用于嵌入式电容器芯片的金属互连层，该方法包括：提供一晶片，所述晶片的晶片器件面上具有第一金属互连层，其特征在于，该方法还包括：在所述第一金属互连层上沉积第一高密度等离子体层介质层；光刻后第一刻蚀所述第一高密度等离子体层间介质层，形成第二通孔；所述第二通孔中填充金属钨，在所述第二...

【专利技术属性】
技术研发人员：何理，张珏，陈思安，董丽艳，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31