芯片测试结构及其测试方法技术

本发明专利技术揭示了一种芯片测试结构，用于测试芯片裂开的原因，包括：平行且相互绝缘的第一测试金属线以及第二测试金属线；所述第一测试金属线与第二测试金属线为同一层金属制成；所述第一测试金属线与第二测试金属线均具有始端垫片以及终端垫片，并各自围绕芯片的保护环构成非封闭的环状，且所述第一测试金属线位于所述第二测试金属线的外侧。本发明专利技术还提供该芯片测试结构的测试方法，本发明专利技术的芯片测试结构，能准确评估封装后的芯片裂开是前道制造的过程中形成的，还是后道制造的过程中形成的。

【技术实现步骤摘要】
【专利摘要】本专利技术揭示了一种芯片测试结构，用于测试芯片裂开的原因，包括：平行且相互绝缘的第一测试金属线以及第二测试金属线；所述第一测试金属线与第二测试金属线为同一层金属制成；所述第一测试金属线与第二测试金属线均具有始端垫片以及终端垫片，并各自围绕芯片的保护环构成非封闭的环状，且所述第一测试金属线位于所述第二测试金属线的外侧。本专利技术还提供该芯片测试结构的测试方法，本专利技术的芯片测试结构，能准确评估封装后的芯片裂开是前道制造的过程中形成的，还是后道制造的过程中形成的。【专利说明】
本专利技术涉及半导体制造业中的可靠性（Reliability)领域，特别是涉及一种芯片 测试结构及其测试方法。
技术介绍
在半导体制造领域，为了对制造工艺进行监控，保证半导体器件的可靠性，通常的 做法是在器件中形成测试结构（testkey)，用于一些关键参数的测试。 半导体芯片的制备过程分为前道制造过程和后道封装过程，其中，前道制造过程 为：在一片空白的晶圆（wafer)上制备出多个具有重复结构的芯片（chip)，每个芯片内的 器件结构周围通过保护环（seal ring)进行保护，保护环是一种保护、钝化层结构，保护环 外具有划片槽（scrible line);后道封装过程为：沿预定的划片槽将晶圆进行切割，形成 多个分立芯片，然后再对分立的芯片进行封装。然而，在封装过程中，需要对芯片上的垫片 (pad)进行焊接（bounding),在焊接的过程中，芯片受到应力的作用，芯片中的介质层会形 成裂痕，在芯片的边缘会出现芯片裂开（chip crack)，形成图la和图lb所示的缺陷，从而 造成芯片的性能不佳。 然而，在实际的半导体芯片的制备过程中，前道制造的过程中同样会形成芯片裂 开。但是，现有技术的芯片测试结构和芯片测试方法，只能检测出芯片的边缘是否出现芯片 裂开，不能区分芯片裂开是前道制造的过程中形成的，还是后道制造的过程中形成的。
技术实现思路
本专利技术的目的在于，提供一种，能准确评估封装后的 芯片裂开是前道制造的过程中形成的，还是后道制造的过程中形成的。 为解决上述技术问题，本专利技术提供一种芯片测试结构，用于测试芯片裂开的原因， 包括：平行且相互绝缘的第一测试金属线以及第二测试金属线；所述第一测试金属线与第 二测试金属线为同一层金属制成；所述第一测试金属线与第二测试金属线均具有始端垫片 以及终端垫片，并各自围绕芯片的保护环构成非封闭的环状，且所述第一测试金属线位于 所述第二测试金属线的外侧。 进一步的，在所述芯片测试结构中，所述第一测试金属线与第二测试金属线之间 的间距为2微米?8微米。 进一步的，在所述芯片测试结构中，所述芯片测试结构还包括至少一与所述第一 测试金属线电连接的第一焊垫，以及至少一与所述第二测试金属线电连接的第二焊垫。 进一步的，在所述芯片测试结构中，所述第一测试金属线以及第二测试金属线上 均定义有检测点，所述检测点将第一测试金属线以及第二测试金属线分成若干检测段；所 述至少一第一焊垫分别与第一测试金属线上的检测点连接，所述至少一第二焊垫分别与第 二测试金属线上的检测点连接。 进一步的，在所述芯片测试结构中，所述第一测试金属线上的检测点的数量与所 述第二测试金属线上的检测点的数量相等。 进一步的，在所述芯片测试结构中，所述第一测试金属线上的各检测段长度相等， 所述第二测试金属线上的各检测段长度相等。 进一步的，在所述芯片测试结构中，所述第一测试金属线与所述保护环之间的间 距为2微米?8微米。 进一步的，在所述芯片测试结构中，所述第一测试金属线和第二测试金属线为所 述芯片的互连层中的任一金属层。 根据本专利技术的另一面，本专利技术还提供一种采用所述芯片测试结构的芯片测试方 法，包括： 检测所述第一测试金属线的断路情况； 检测所述第二测试金属线的断路情况； 根据所述第一测试金属线和第二测试金属线的断路情况，判断芯片裂开的原因， 如果仅有所述第二测试金属线上存在断路，则芯片裂开是由后道封装时造成的；如果仅有 所述第一测试金属线上存在断路，或所述第一测试金属线和第二测试金属线上均存在断 路，则芯片裂开是由前道制造时造成的。 进一步的，在所述芯片测试方法中，包括： 在所述第一测试金属线的始端垫片上加电压，测量所述第一测试金属线的终端垫 片的电流，以检测所述第一测试金属线的断路情况； 在所述第二测试金属线的始端垫片上加电压，测量所述第一测试金属线的终端垫 片的电流，以检测所述第二测试金属线的断路情况。 进一步的，在所述芯片测试方法中，所述芯片测试结构还包括至少一与所述第一 测试金属线电连接的第一焊垫，以及至少一与所述第二测试金属线电连接的第二焊垫，所 述第一测试金属线以及第二测试金属线上均定义有检测点，所述检测点将第一测试金属线 以及第二测试金属线分成若干检测段；所述各第一焊垫分别与第一测试金属线上的检测点 连接，各第二焊垫分别与第二测试金属线上的检测点连接，所述芯片测试方法还包括： 如果仅有所述第二测试金属线上存在断路，检测所述第二测试金属线的各检测段 的断路情况，以确定具体的裂开位置； 如果仅有所述第一测试金属线上存在断路，检测所述第二测试金属线的各检测段 的断路情况，以确定具体的裂开位置； 如果所述第一测试金属线和第二测试金属线上均存在断路，检测所述第一测试金 属线和第二测试金属线的各检测段的断路情况，以确定具体的裂开位置。 与现有技术相比，本专利技术提供的具有以下优点： 1、本专利技术提供的，该芯片测试结构具有平行且相互绝 缘的第一测试金属线以及第二测试金属线，两者均具有始端垫片以及终端垫片，并各自围 绕芯片的保护环构成非封闭的环状，且所述第一测试金属线位于所述第二测试金属线的外 侦牝与现有技术相比，本专利技术的芯片测试结构根据不同原因造成的芯片裂开的位置不同，进 行判断，如果仅有所述第二测试金属线上存在断路，则芯片裂开是由后道封装时造成的；如 果仅有所述第一测试金属线上存在断路，或所述第一测试金属线和第二测试金属线上均存 在断路，则芯片裂开是由前道制造时造成的，该方法简单、准确，能准确评估封装后的芯片 裂开的原因。 2、本专利技术提供的，该芯片测试结构还包括至少一与所 述第一测试金属线电连接的第一焊垫，以及至少一与所述第二测试金属线电连接的第二焊 垫，当所述第一测试金属线或第二测试金属线存在断路情况时，可以通过检测各第一焊垫 与所述第一测试金属线的始端垫片之间是否存在断路，或检测各第二焊垫与所述第二测试 金属线的始端垫片之间是否存在断路，以确定具体的裂开位置，从而进一步地方便分析芯 片裂开的原因。 【专利附图】【附图说明】 图la-图lb为现有技术中的芯片裂开的扫面电子显微镜照片； 图2为本专利技术一实施例中芯片测试结构的示意图； 图3为本专利技术一实施例中芯片测试方法的流程图； 图4为本专利技术又一实施例中芯片测试结构的示意图。 【具体实施方式】 现有技术的芯片测试结构和芯片测试方法，只能检测出芯片的边缘是否出现芯片 裂开，不能区分芯片裂开是前道制造的过程中形成的，还是后道制造的过程中形成的本文档来自技高网...

【技术保护点】
一种芯片测试结构，用于测试芯片裂开的原因，包括：平行且相互绝缘的第一测试金属线以及第二测试金属线；所述第一测试金属线与第二测试金属线为同一层金属制成；所述第一测试金属线与第二测试金属线均具有始端垫片以及终端垫片，并各自围绕芯片的保护环构成非封闭的环状，且所述第一测试金属线位于所述第二测试金属线的外侧。

【技术特征摘要】

【专利技术属性】
技术研发人员：牛刚，于建姝，赵晓东，段晓博，刘竞文，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31