铜互连线的形成方法技术

本发明专利技术公开了一种铜互连线的形成方法，包括：提供衬底；在衬底上形成多个间隔排列的图形，多个图形中至少包括第一图形；在衬底及图形上形成互连线原材料层；对互连线原材料层进行回刻，在图形的两侧形成侧墙，然后依次去除第一图形、进行快速热退火处理从而形成铜互连线；或者，进行快速热退火处理以使互连线原材料层的材料转化为铜金属层，对铜金属层进行回刻，图形两侧的剩余铜金属层构成铜互连线，接着去除第一图形。该方法能利用SADP和退火处理技术在图形的两侧形成铜互连线，且铜互连线之间的间距小于图形之间的间距，使铜互连线之间的间距不再受光刻工艺的限制而不能进一步缩小，且铜互连线密度得到了提高。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种，包括：提供衬底；在衬底上形成多个间隔排列的图形，多个图形中至少包括第一图形；在衬底及图形上形成互连线原材料层；对互连线原材料层进行回刻，在图形的两侧形成侧墙，然后依次去除第一图形、进行快速热退火处理从而形成铜互连线；或者，进行快速热退火处理以使互连线原材料层的材料转化为铜金属层，对铜金属层进行回刻，图形两侧的剩余铜金属层构成铜互连线，接着去除第一图形。该方法能利用SADP和退火处理技术在图形的两侧形成铜互连线，且铜互连线之间的间距小于图形之间的间距，使铜互连线之间的间距不再受光刻工艺的限制而不能进一步缩小，且铜互连线密度得到了提高。【专利说明】
本专利技术属于半导体
，特别是涉及一种。
技术介绍
随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十 亿个器件的规模，两层以上的多层金属互连技术广泛使用。传统的金属互连线是由铝金属 制成，但随着集成电路芯片中器件特征尺寸的不断缩小，金属互连结构中的电流密度不断 增大，要求的响应时间不断减小，传统铝互连线已经不能满足要求，工艺尺寸小于130nm以 后，铜互连技术已经取代了铝互连技术。与铝相比，铜的电阻率更低，铜互连线可以降低互 连线的电阻电容（RC)延迟，改善电迁移，提高器件的可靠性。 下面结合图1至图3对现有一种作简单介绍： 如图1所示，提供半导体衬底1，半导体衬底1上形成有介电层2,在介电层2上形 成图形化光刻胶层3,以图形化光刻胶层3为掩模对介电层2进行刻蚀，以在介电层2内形 成多个沟槽4 (图中以两个沟槽为例)。 结合图1及图2所示，去除图形化光刻胶层3,在介电层2上形成铜金属层5,铜金 属层5填满沟槽4。 结合图2及图3所示，对铜金属层5进行化学机械研磨（CMP)处理，以去除多余的 铜金属层5,形成铜互连线6。 由上述可知，现有中是先在介电层2内形成沟槽4,然后再向 沟槽4内填充铜金属层，以形成铜互连线6。其中，沟槽4在半导体衬底1上的位置及宽度 尺寸W是利用图形化光刻胶层3来定义的，相邻两个沟槽4之间的间距(等于沟槽宽度与 相邻两个沟槽之间的介电层宽度之和）大小可用来作为判断光刻能力的标准。由于诸多因 素的限制，利用光刻工艺所形成沟槽具有最小间距（minimum pitch)。但是，随着集成电路 向尺寸更小、密度更高的方向发展，光刻工艺会限制相邻两个沟槽之间间距的进一步缩小， 因而限制了相邻两个铜互连线之间间距的进一步缩小，也限制了铜互连线密度的进一步缩 小。
技术实现思路
本专利技术的目的是提供一种，该方法能进一步缩小相邻两个铜 互连线之间的间距、提高铜互连线的密度。 为达到上述目的，本专利技术提供了一种，包括： 提供半导体衬底； 在所述衬底上形成多个间隔排列的图形，多个所述图形中至少包括一个第一图 形； 在所述衬底及图形上形成互连线原材料层，所述互连线原材料层的材料为铜的化 合物； 对所述互连线原材料层进行回刻，在所述图形的两侧形成侧墙，然后去除所述第 一图形、进行快速热退火处理，所述快速热退火处理使所述侧墙的材料转化为铜从而形成 铜互连线； 或者，进行快速热退火处理以使所述互连线原材料层的材料转化为铜金属层，对 所述铜金属层进行回刻，所述图形两侧的剩余铜金属层构成铜互连线，接着去除所述第一 图形。 可选的，多个所述图形均为所述第一图形。 可选的，多个所述图形中还包括至少一个第二图形，所述第一图形的材料与所述 第二图形的材料不相同，所述第二图形的材料为铜或所述铜的化合物；当所述第二图形的 材料为铜的化合物时，所述快速热退火处理使所述第二图形的材料转换为铜。 可选的，所述衬底包括位于表面的第一介电层，所述第一介电层内形成有互连结 构；所述铜互连线位于第一介电层上。 可选的，形成在所述第一图形两侧的铜互连线和第一介电层之间设有阻挡层。 可选的，在所述衬底上形成多个间隔排列的图形的方法包括： 在所述衬底上形成第二介电层； 在所述第二介电层上形成图形化光刻胶层； 以所述图形化光刻胶层为掩模对所述第二介电层进行刻蚀，在所述第二介电层内 至少形成一个沟槽，所述沟槽暴露出第一介电层； 去除所述图形化光刻胶层之后，向所述沟槽内填充第二图形材料层，以形成所述 第二图形； 形成所述第二图形之后去除所述第二介电层； 去除所述第二介电层之后，在所述第一介电层和第二图形上形成第一图形材料 层，所述第一图形材料层表面与所述第二图形表面齐平； 对所述第一图形材料层进行图形化处理，形成所述第一图形。 可选的，在所述衬底上形成多个间隔排列的图形的方法包括： 在所述第一介电层上形成所述阻挡层、位于阻挡层上的第二介电层、位于第二介 电层上的图形化光刻胶层； 以所述图形化光刻胶层为掩模对所述第二介电层及阻挡层进行刻蚀，以在所述第 二介电层及阻挡层内至少形成一个沟槽，所述沟槽暴露出所述第一介电层； 去除所述图形化光刻胶层之后，向所述沟槽内填充第二图形材料层，以形成所述 第二图形； 形成所述第二图形之后去除所述第二介电层； 去除所述第二介电层之后，在所述阻挡层和第二图形上形成第一图形材料层，所 述第一图形材料层表面与所述第二图形表面齐平； 对所述第一图形材料层进行图形化处理，以形成所述第一图形。 可选的，所述阻挡层的材料至少包括SiN、SiC、SiCN中的一种。 可选的，所述去除所述第一图形、进行快速热退火处理的步骤中，先去除所述第一 图形、再进行快速热退火处理；或者，先进行快速热退火处理、再去除所述第一图形。 可选的，所述第一图形的材料为光刻胶或无定形碳。 可选的，利用原子层沉积方法形成所述互连线原材料层。 可选的，所述铜的化合物为氮化铜。 可选的，所述快速热退火处理是在真空环境中进行，退火温度为100°C -300°C，退 火时间为5min_lh。 可选的，所述快速热退火处理是在氢气环境中进行，退火工艺参数包括：退火温度 为 150°C -300°c，退火时间为 5min-30min，压强为 ITorr-lOTorr。 可选的，所述退火处理是在氢气及惰性气体的混合气体环境中进行，退火工艺参 数包括：退火温度为150°C _300°C，退火时间为5min-30min，压强为ITorr-lOTorr。 与现有技术相比，本专利技术具有以下优点： 通过在衬底上形成多个间隔排列的图形，然后在衬底和图形上形成材料为铜的化 合物的互连线原材料层，然后进行快速热退火处理和回刻，所述快速热退火处理的步骤使 得互连线原材料层的材料转化为铜，所述回刻的步骤使得在图形的两侧形成侧墙，从而在 图形的两侧均形成铜互连线。因此，本专利技术综合利用SADP(self-aligned double pattern) 和快速热退火处理技术来形成铜互连线，克服了现有技术中相邻两个铜互连线之间的间距 受光刻工艺的限制而不能进一步缩小的缺陷，并使所形成铜互连线密度是图形密度的两 倍，提高了铜互连线的密度。 进一步地，在本专利技术的另一个技术方案中，半导体衬底上的多个图形中除了包本文档来自技高网...

【技术保护点】
一种铜互连线的形成方法，其特征在于，包括：提供半导体衬底；在所述衬底上形成多个间隔排列的图形，多个所述图形中至少包括一个第一图形；在所述衬底及图形上形成互连线原材料层，所述互连线原材料层的材料为铜的化合物；对所述互连线原材料层进行回刻，在所述图形的两侧形成侧墙，然后去除所述第一图形、进行快速热退火处理，所述快速热退火处理使所述侧墙的材料转化为铜从而形成铜互连线；或者，进行快速热退火处理以使所述互连线原材料层的材料转化为铜金属层，对所述铜金属层进行回刻，所述图形两侧的剩余铜金属层构成铜互连线，接着去除所述第一图形。

【技术特征摘要】

【专利技术属性】
技术研发人员：张城龙，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31